必看!基于ARM+FPGA SoC国产平台的B码对时,破解电力授时难题
judy 在 周三, 01/22/2025 - 11:09 提交
今天分享一个基于复旦微FMQL20S400M四核ARM Cortex-A7(PS端)+FPGA可编程逻辑资源(PL端)异构多核SoC处理器的B码对时案例,开发环境如下
今天分享一个基于复旦微FMQL20S400M四核ARM Cortex-A7(PS端)+FPGA可编程逻辑资源(PL端)异构多核SoC处理器的B码对时案例,开发环境如下
AMD Alveo V80加速器卡基于7nm Versal™自适应SoC架构,采用AMD Versal高带宽内存(HBM)器件,提供速度高达820GB/s的4x200G网络
本文总结了业界用于高性能 USB 3 设备的一些典型解决方案,并介绍了一种新的架构,这种架构既能节省功耗和面积,又能提高灵活性和易用性
前面我们介绍了IP核配置和调用的相关注意事项,现在我们基于Zynq7020实际上板看看调试的一些细节。
前文通过FPGA实现了AD7606的并行接口驱动代码,本文仿真该接口程序及上板测试。
在时域信号处理的世界里,将信号分解成正弦波的和一直是前进的方向。原因很简单。如果一个正弦波被输入到一个线性系统,那么输出就是一个完全相同频率的正弦波
小型FPGA广泛应用于各种设备、应用和行业,因为它们能够可靠地执行对许多不同类型智能系统的快速运行至关重要的关键功能
今天介绍一下图像形态学处理中的开运算、闭运算和梯度运算,这三个运算都是以图像腐蚀和图像膨胀为基础的。
PCIe 7.0 旨在将 PCIe 6.0 设定的限制提高一倍,达到 128GT/s 原始比特率,这相当于在 16 通道或 x16 配置上实现 512GB/s 的双向传输速度
在原理图设计完成,PCB电装回来之后,下一步就要进行硬件调试了,在硬件调试过程中最常用的功能就是查找信号线或元器件