使用 CCIX进行高速缓存一致性主机到FPGA接口的评估
judy 在 周一, 06/06/2022 - 10:30 提交
在今年的FCCM会议上，德国TU Darmstadt和Reutlingen University联合发表了一篇CCIX相关的文章，该文章使用CCIX作为FPGA与Host之间的接口，并详细评估了CCIX与PCIe之间的差异
Versal ACAP和ESIstream串行接口
judy 在 周一, 06/06/2022 - 09:49 提交
本视频将介绍基于VCK190开发工具的ESIstream Versal开发包，帮助您熟悉其使用方法并加速您的开发流程。
SoC中IP化设计的考虑因素总结
judy 在 周一, 06/06/2022 - 09:35 提交
本文就针对IP设计中注意事项、有用策略及FPGA原型设计等进行简要说明。
战斗机器人“Switchback”采用了 KRIA SOM，适用于 AI 和视觉系统
judy 在 周四, 06/02/2022 - 16:28 提交
SwitchBack 团队使用 KV260 视觉 AI 入门套件和 Kria™ SOM 来添加 AI 功能和视觉辅助功能，以确定对手机器人并旨在实现前所未有的自主权和准确性水平。
Xilinx FPGA时钟及I/O接口规划（二）
judy 在 周四, 06/02/2022 - 10:17 提交
Vivado®Design Suite提供了几种可能影响I/O和时钟规划的器件规划功能。例如，FPGA配置方案、约束、配置电压方式都会影响I/O和时钟规划。
2022.1 嵌入式软件工具新增功能
judy 在 周四, 06/02/2022 - 09:59 提交
本视频涵盖了 AMD-Xilinx 2022.1 版嵌入式软件环境中的新增功能和更改。
全球首台基于AMD EPYC处理器和AMD Instinct加速器的Exascale超级计算机
judy 在 周四, 06/02/2022 - 09:48 提交
基于AMD EPYC CPU和AMD Instinct加速器的Frontier超级计算机在Top500、Green500和HPL-AI性能排行榜上获得第一名
开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口
judy 在 周三, 06/01/2022 - 16:56 提交
本视频带您学习如何简单地下载并创建Vivado工程，实现ADC EV12AQ600/605的串行接口，并缩短您的开发时间。
Xilinx FPGA 源语:xpm_fifo_async FIFO介绍
judy 在 周三, 06/01/2022 - 15:12 提交
使用XILINX源语来描述FIFO具有很多好处，可以通过XILINX VIVADO工具的Langguage Templates查看源语定义。
基于Xilinx KV26的立体视觉匹配方案
judy 在 周三, 06/01/2022 - 09:56 提交
在本文中，我们将首先对基于AI 的双目立体匹配算法进行介绍，接着会对本方案中使用的 Xilinx Vitis AI Tools 和 Xilinx Vitis Flow 开发流程进行介绍。