Vivado HLS - 如何实现浮点累加的PIPELINE II=1？
judy 在 周三, 03/23/2022 - 11:12 提交
如何实现浮点累加的PIPELINE II=1？
UltraScale FPGA BPI 配置和闪存编程应用说明 (v1.2)
judy 在 周三, 03/23/2022 - 10:10 提交
本文描述了UltraScale™ FPGA的BPI配置和闪存编程技术。
通过 P4 插件实现面向未来的 SmartNIC 加速
judy 在 周三, 03/23/2022 - 09:24 提交
在本视频中，我们将演示 Xilinx Alveo SN1000 SmartNIC 自适应架构如何使客户能够通过易于使用的 P4 可编程框架自定义应用数据路径。
SmartNIC 助力充分发挥数据中心优势
judy 在 周二, 03/22/2022 - 11:05 提交
借助基于赛灵思自适应计算平台的SmartNIC，您的数据中心将更高效、更可盈利、更灵活应变并且更安全。
以 Zynq SoC 实现毫秒级边缘 AI 感知
judy 在 周二, 03/22/2022 - 10:18 提交
雪湖科技聚焦于智慧交通的的激光雷达 AI 感知，推出了嵌入式 AI 感知边缘计算机 LiDAREYE™。该平台内置赛灵思 Zynq® UltraScale+™ ZU7EV 和雪湖科技自研的 AI 硬件加速引擎与 AI 算法，专为激光雷达 3D 点云的 AI 感知计算而设计
硬件仿真加速器与原型验证平台
judy 在 周二, 03/22/2022 - 10:05 提交
基于软件仿真工具对于动辄几百万门的ASIC验证而言，几乎显得力不从心。不管是从成本还是从性能的角度来看，使用硬件仿真器或者基于FPGA的原型验证平台，几乎是验证工程师的不二法门。
直播：MATLAB+VITIS加速算法及应用在FPGA/ACAP上实现
judy 在 周二, 03/22/2022 - 09:28 提交
本次研讨会将介绍在建立 MATLAB/Simulink模 型之后，如何从模型层级进行优化，得到 HDL 代码、与 HDL 仿真器进行联合仿真、硬件在环仿真。
如何修改 HLS 生成的 RTL 代码以进行验证？
judy 在 周一, 03/21/2022 - 15:56 提交
如果我需要修改HLS生成的RTL代码来验证一些问题，我该怎么做？
量子计算, 电子工程师能做什么?
judy 在 周一, 03/21/2022 - 10:04 提交
量子计算是整个科学界追逐的几大热点之一，也注定是将来的国之重器。那么，身为电子信息技术的从业者，我们的学问如何与量子计算机这样的新潮靚物搭上边呢?
FPGA的工作电流能有多大？
judy 在 周一, 03/21/2022 - 09:05 提交
众所周知，中高端FPGA的电源中有两大耗电大户，VCCINT核心电压，和MGT高速收发器，实际工作电流取决于资源使用率、时钟频率、逻辑翻转率等