Versal ACAP 如何为算力“跨界赋能”?

Versal ACAP (自适应计算加速平台)将标量引擎 (Scalar Engine)、自适应引擎 (Adaptable Engine) 和智能引擎 (Intelligent Engine) 与领先的存储器和交互技术有机结合,致力于为各种应用提供强大的异构加速器

7系列FPGA上电配置流程

如果VCCO0连接至2.5V或3.3V,CFGBVS连接至VCCO0。如果VCCO0连接至1.5V或1.8V,CFGBVS连接至GND。建议bank0、bank14、bank15的VCCO电压一致,避免出现I/O Transition at the End of Startup

玩“板”达人激活你的技术创意

半年时间里,挑战赛见证了许多“适”者利用 Zynq UltraScale+MPSoC ZCU104, Alveo U50 加速器卡以及 Avnet Ultra96-V2 开发板,突破算力边界,加速工作负载开发,在智能视频分析、灵活应变的计算加速和自适应智联网三大赛道交出亮眼的创意,碰撞出技术创新的火花!这些花式玩“板”的挑战者们到底创造了怎样的作品呢?

【冬令营】 面向领域定制计算科研冬令营开启报名

机会难得,免费报名。本次冬令营仅招收50位学员。

【视频】自定义平台上的 Vitis AI

通过介绍构建硬件组件、自定义软件组件以及创建 Vitis 和 Vitis AI 就绪平台的要求和步骤,专注于如何在自定义嵌入式平台上启用 Vitis AI。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章 HDMI输出实验

前面我们介绍了led闪灯实验,只是为了了解Vivado的基本开发流程,本章这个实验相对LED闪灯实验复杂点,做一个HDMI输出的彩条,这也是我们后面学习显示、视频处理的基础。实验还不涉及到PS系统,从实验设计可以看出如果要非常好的使用ZYNQ芯片,需要良好的FPGA基础知识。

Vivado硬件平台更新后Vitis工程如何快捷更新

Vivado硬件平台更新后Vitis工程如何快捷更新

【下载】VCK190 评估板用户指南

本文详细描述了 VCK190 评估板的功能。使用本指南开发和评估VCK190板上针对Versal ACAP XCVC1902器件的设计。

【视频】Vivado 2020.2 的全新功能

本视频重点介绍了 Vivado 设计套件 2020.2 版本中的新增功能,包括对操作系统以及器件的支持情况,还有高层次增强功能,以及各种功能改进以加速设计集成、实现和验证的过程。

赛灵思FPGA助力安全自动驾驶“三重视觉”:激光雷达

据麦姆斯咨询报道,得益于高级驾驶员辅助系统(ADAS),例如自动紧急制动(AEB)和驾驶员监控系统(DMS),汽车变得越来越安全。随着这些功能的复杂性增加,也让自动驾驶给予人类越来越高的安全感。例如,AEB最初只能探测汽车前进方向的危险,如今已发展到可以探测行人、交叉口交通、自行车骑行者和道路障碍物。