面向 XAZU7EV-1Q 器件和 XAZU11EG-1Q 器件的 Vivado 2020.1.1 量产速度文件更新
judy 在 周五, 08/28/2020 - 10:59 提交
在《Zynq UltraScale+ MPSoC 数据手册》(DS925) 中，XAZU7EV-1Q 器件与 XAZU11EG-1Q 器件的最低量产软件和速度规格已从 Vivado 工具 2019.1.1 v1.26 更新至 Vivado 工具 2020.1.1 v1.30。
助力边缘智能场景，米尔携手百度推出EdgeBoard FZ5 边缘AI 计算盒及计算卡
judy 在 周五, 08/28/2020 - 09:57 提交
在市场需求和产业趋势的推动下，米尔科技携手百度，推出系列高性能及高性价比EdgeBoard 边缘AI计算卡/计算盒，助力AI项目落地。可灵活适配海量的且不断迭代的AI模型，并提供强大的运行算力。
Vivado HLS实现离散余弦变换（DCT）
guanxiao_505740 在 周五, 08/28/2020 - 09:37 提交
DCT经常用来对信号进行有损数据压缩，这是由于DCT具有很强的能量集中性，大部分自然信号的能量主要集中在DCT变换后的低频部分，具体的DCT公式这里就不多推导了。二维DCT变换是在一维DCT变换的基础上，再进行一次DCT变换，二维DCT变换方法主要由三个步骤组成（信号矩阵8*8）
开发者分享 | Versal ACAP AI 引擎入门
judy 在 周四, 08/27/2020 - 14:22 提交
Versal 自适应计算加速平台 (ACAP) 是基于 TSMC 7nm FinFET 工艺技术构建的最新一代赛灵思器件。它利用高带宽片上网络 (NoC) 将代表处理器系统 (PS) 的标量引擎、代表可编程逻辑 (PL) 的自适应引擎与智能引擎有机结合在一起。本文将着重介绍智能引擎中所包含的 AI 引擎。
GRegeX 12.8GB/s解决方案
judy 在 周四, 08/27/2020 - 10:35 提交
正则表达式是特殊编码的文本字符串，用作匹配字符串集的模式。GRegeX 是一个在 FPGA 芯片上实现标准正则表达式算法的实现方案，可使用单个 IP 核实现 12.8 Gb/s 的吞吐量。
100小时从零开始：用摄像头认识世界
judy 在 周四, 08/27/2020 - 09:57 提交
本期，小编为大家带来暑期学校优秀项目的图像处理合集。这些项目均利用了摄像头，获取图像后进行识别。
AXI总线详解
judy 在 周四, 08/27/2020 - 09:34 提交
本来是在写PCIe，怎么突然又出现AXI了？不要急，先看下PCIe涉及到的知识点（初版），其中AXI协议也是PCIe知识体量中的一部分，所以先花一部分篇幅把AXI知识总结一下，具体如下：
是否采用 Versal？这是个问题……
judy 在 周三, 08/26/2020 - 15:00 提交
在我与客户交流时，常被问到这个问题。也许措辞并非完全如此，但大致是下面这样：“为什么我要升级到 Versal™ ACAP？现在是时候这样做了吗？”这是一个很好的问题，而且答案也很简单，那就是——“具体情况具体分析”。
运用可扩展的智能异构计算将 5G 潜力发挥到极致
judy 在 周三, 08/26/2020 - 10:34 提交
在 5G 商业化方兴未艾之际，对于 5G 能给我们这个日益互联的世界带来哪些影响，人们充满憧憬。事实上，随着 5G 技术得到更广泛的部署，今后十年我们预计将看到消费者、企业和经济的面貌被 5G 功能重塑一新。
最后15块 Ultra96-V2 免费名额
judy 在 周三, 08/26/2020 - 09:57 提交
赛灵思自适应挑战赛个人赛福利已经接近尾声，为了让已参赛者和跃跃欲试者能发挥出更好的比赛水平，我们特面向参赛选手录制了针对三个不同项目的赛前指导与培训。（小编悄悄地说，没有报名的人也可以收看哈，说不定看完之后您也就想参赛了，毕竟，这不还有15个免费 Ultra96-V2 的免费福利嘛~~）