【视频】赛灵思嵌入式软件堆栈（中文字幕）
judy 在 周五, 05/15/2020 - 09:23 提交
赛灵思嵌入式处理产品组合中的赛灵思嵌入式软件堆栈组件简介。
【分享】更改VCU TRD 2019.2的PetaLinux工程的HDF文件后，编译失败
judy 在 周五, 05/15/2020 - 09:14 提交
VCU TRD 2019.2配套有多个硬件工程。每个硬件工程中的PL设计不一样，需要的devicetree的节点不一样。PetaLinux根据XSA/HDF文件，生成对应的pl.dtsi。换XSA/HDF文件，新的pl.dtsi可能增加或者减少了devicetree的节点
【视频】Versal ACAP：Keysight AI 引擎演示
judy 在 周四, 05/14/2020 - 15:54 提交
作为最早采用 Versal ACAP 的企业，Keysight Technologies 展示了如何使用 Versal ACAP AI 引擎来加速 5G 及更高版本的高级分析。
千兆以太网（4）：发送——ODDR原语和Wireshark抓包工具
judy 在 周四, 05/14/2020 - 14:35 提交
FPGA 传输的数据为单沿数据，而 PHY 传输的数据为双沿数据，所以FPGA 发送心跳包的最后需要使用 ODDR 原语将单沿数据转换为双沿数据。通常情况下 FPGA 处理数据使用的时钟为晶振产生的时钟（FPGA 时钟），而 FPGA 传输来的数据经过ODDR 原语后转换为双沿的数据都是和 PHY 的时钟同步
如何高效完成高速数字电路设计？参加本期研讨会马上Get
judy 在 周四, 05/14/2020 - 09:24 提交
5月22日，是德科技 (Keysight) 携手赛灵思 (Xilinx) 共同举办在线研讨会，将为您介绍针对多种应用的信号完整性仿真与设计解决方案，同时还会选取高速数字电路设计和测试中的典型应用进行分析和举例，助力您更高效的完成高速数字电路的设计和实现。
业界第一个真正意义上开源100 Gbps NIC Corundum介绍
judy 在 周四, 05/14/2020 - 09:09 提交
Corundum是一个基于FPGA的开源原型平台，用于高达100Gbps及更高的网络接口开发。Corundum平台包括一些用于实现实时，高线速操作的核心功能，包括：高性能数据路径，10G/ 25G / 100G以太网MAC，PCIExpress第3代，自定义PCIeDMA引擎以及本机高精确的IEEE 1588 PTP时间戳
【问答】Zynq UltraScale+ MPSoC — 如何计算 QSPI BootROM 频率？
judy 在 周三, 05/13/2020 - 16:21 提交
Zynq UltraScale+ MPSoC 启动时间估算器电子表显示，QSPI 的闪存频率为 13.89MHz。如何达到该频率？
DPU-PYNQ今天发布啦！！！
judy 在 周三, 05/13/2020 - 10:20 提交
DPU-PYNQ时一个结合PYNQ框架和Vitis AI设计平台开发的全新系统覆盖层。目前主要支持 Zynq Ultrascale系列的开发板，如Ultra96、ZCU104和ZCU111。PYNQ系列用户可以通过PIP指令一键将PYNQ2.5镜像升级到支持DPU的版本，纯软件安装包更新的体验！
JESD204b实战操作笔记
judy 在 周三, 05/13/2020 - 10:07 提交
本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡，通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集，jesd204b协议和xilinx 的jesd204 IP核相关基本知识已在前面多篇文章中详细介绍，这里不再叙述~
【视频】Xilinx 开发板实用工具简介
judy 在 周三, 05/13/2020 - 09:35 提交
Xilinx 提供基于命令行的实用工具 xbutil，它可用来与 Xilinx 加速器卡的用户功能进行交互。本视频将带您了解使用 xbutil 检查、报告并验证 Alveo 卡的基本步骤