Vitis_ZCU102_2_Vitis 实现 Bare-Metal 工程

judy 在 周一, 03/23/2020 - 09:34 提交

建立基于 zcu102 开发板的 Vivado 工程。建立 Block Design，添加 Zynq UltraScale+ MPSoc 的 IP。点击 Run Block Automation，自动配置 IP 模块。双击打开配置窗口查看 UART 0 和 UART 1 已按照 zcu102 开发板的硬件连接设置完成。

【视频】从 SDK 迁移至 Vitis 平台

judy 在 周五, 03/20/2020 - 15:08 提交

指导 SDK 用户如何将现有 SDK 项目迁移至 Vitis™ 统一软件环境

Vitis尝鲜（一）

judy 在 周五, 03/20/2020 - 11:12 提交

vitis虽然已经发布很长时间了，但是我就要尝鲜。。。首先是安装，本教程分两个主要的平台（WIN10和Ubuntu）给出安装教程和源文件。

JESD204B应用手册(三)：高速数据转换器的数据输出接口介绍

judy 在 周五, 03/20/2020 - 09:57 提交

ADC芯片会包含许多性能参数，而我们在选择ADC芯片时，其中有一项关键性的参数值得关注，即数字化的数据输出接口类型(the type of digital data output)。目前在高速ADC芯片中，使用最广泛的数据输出接口类型有3种

【XRT Vitis-Tutorials】C++/RTL Kernel混合编程测试

judy 在 周五, 03/20/2020 - 09:10 提交

本篇文章来测试Tutorials中的第2个例子：Mixing C++ and RTL Kernels。该例子中进行了两个步骤的实验，分别是sw_emu和hw_emu，我这变还是会继续在硬件上直接测试。

Xilinx 联手西班牙电信驱动基于O-RAN的5G创新

judy 在 周四, 03/19/2020 - 16:39 提交

得益于西班牙电信和赛灵思的努力，包括VR / AR媒体产品，到互联汽车和工业IoT设备的丰富的无线服务，将在整个欧洲比预期更早实现。这家跨国电信运营商，今天宣布，将赛灵思与多家业界领先的软硬件公司联合在一起，以期冲击市场并加速其 4G 和 5G 无线网络中 O-RAN 技术的发展。

【视频】Baicells 展示其面向 NR 加速及同步的ORAN方案

judy 在 周四, 03/19/2020 - 12:44 提交

本视频由 Baicells（佰才邦） 在 2019 MWC 上展示其面向 NR 加速及同步的 O-RAN 和 TIP Open RAN PCIe 加速卡，以及面向 O-RAN 的室内 Radion Hub。

Vitis_ZCU102_1_Hello Vitis

judy 在 周四, 03/19/2020 - 10:33 提交

作者：bt_
原文链接： https://blog.csdn.net/botao_li/article/details/103901856
* 本文由作者授权转发，如需转载请联系作者本人

主要参考：ug1400

安装串口调试软件

安装串口软件 tinyserial

本人使用 Qt 5.12.6 编译后使用（deb 安装后无法运行）。

建立 Platform Project

ZYNQ自定义AXI总线IP应用——PWM实现呼吸灯效果

judy 在 周四, 03/19/2020 - 09:23 提交

在实时性要求较高的场合中，CPU软件执行的方式显然不能满足需求，这时需要硬件逻辑实现部分功能。要想使自定义IP核被CPU访问，就必须带有总线接口。ZYNQ采用AXI BUS实现PS和PL之间的数据交互。本文以PWM为例设计了自定义AXI总线IP，来演示如何灵活运用ARM+FPGA的架构

JESD204为什么值得关注？

judy 在 周四, 03/19/2020 - 09:03 提交

基于JESD204数字接口的数据转换器正在兴起，目前渐渐取代了部分基于LVDS接口的数据转换器，这种趋势就如同十几年前基于LVDS接口的数据转换器开始取代基于CMOS接口的数据转换器情形一样。