Xilinx FPGA和CPLD供电

demi 在 周五, 02/28/2020 - 13:26 提交

基于闪存技术的Xilinx CPLD具有较低的逻辑密度，功耗也比较低。为了提高逻辑密度、集成更多功能，PLD厂商的每一代器件都会采用当前最新的工艺技术。不同的功能需求以及集成工艺，使得PLD的供电电压有所不同。

Xilinx OpenCL的存储模型

demi 在 周五, 02/28/2020 - 13:02 提交

在OpenCL中提供的存储模型中，有如下几种Memory类型。Host Memory：Host Memory指的是连接在主板上的内存条，仅供host进行数据读取。Off-Chip Global memory：Off-Chip Global memory 指的是在FPGA板卡上通过硬件与FPGA芯片连接的内存条。数据存取所花费的时间相对较长，但是容量相对较大。

Zynq开发简述

demi 在 周五, 02/28/2020 - 10:20 提交

Zynq的开发四种方式：纯PL开发，纯PS开发（helloworld），PS+PL（无操作系统，跑裸跑程序），PS+PL（跑操作系统）。

【下载】隔离Zynq UltraScale +设备上的关键安全应用程序

demi 在 周四, 02/27/2020 - 13:00 提交

所有市场的安全性都变得越来越重要。在Zynq®UltraScale +™平台上使用受信任的执行环境（TEE），通过将关键安全性元素与系统其余部分隔离开来，可以提供主要的安全优势。

为什么推荐使用XPM？

demi 在 周四, 02/27/2020 - 12:36 提交

什么是XPM？可能很多人没听过也没用过，它的全称是Xilinx Parameterized Macros，也就是Xilinx的参数化的宏，跟原语的例化和使用方式一样。可以在Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。

FPGA中加减乘除运算的注意问题

demi 在 周四, 02/27/2020 - 10:54 提交

在进行加减乘除运算时一定要注意位宽，保证足够大的位宽，防止数据溢出，如果溢出结果就会出现错误，尤其是加和乘运算，一定要计算好位宽（位宽的计算可以都取其最大值，看最大值计算后的位宽就是最大位宽，采用这个位宽数据就溢出不了）

Xilinx Floating-Point Operator IP创建与仿真

demi 在 周四, 02/27/2020 - 10:31 提交

搜索float双击Floating-point。Operation Selection 我们这里选择浮点数的加减法验证。Precision of Inputs 我们选择单晶浮点数（Single）,指数位宽Exponent Width 8bit 尾数位宽24 bit

PYNQ新版本发布 - 支持Alveo自适应加速器卡

demi 在 周四, 02/27/2020 - 09:29 提交

PYNQ开发小组于北京时间2月24日发布了新的版本v2.5.1(Bespin, ALVEO Edition)，v2.5.1版本的PYNQ开源软件框架开始支持Xilinx的Alveo自适应加速器卡平台，如亚马逊的AWS F1实例。

瑞萨电子：实时控制，软硬结合，尽在Zynq® UltraScale+™ MPSoC FPGA电源解决方案

demi 在 周三, 02/26/2020 - 12:41 提交

电源管理要求非常多样化，通常每个不同的客户设计都有自己独特的要求。因此，没有统一的电源管理设计能够提供优化的解决方案。赛灵思与业界领先的电源管理公司合作提供先进的电源管理方案。

Xilinx ISV 看台 | 自适应比特率视频转码：挑战视频转码难题

demi 在 周三, 02/26/2020 - 12:32 提交

随着视频进入众多的应用领域，视频流成为有线网络和无线网络的主流传输数据。提供不间断视频流成为许多企业的要务。视频服务提供商面临着既要管理基础设施，又要提升客户体验质量的难题。这些难题促生了市场对自适应硬件加速的需求。