硬件电路设计之“数字-模拟编码”
demi 在 周三, 02/19/2020 - 11:58 提交
本文主要介绍数字-模拟编码技术。数字 - 模拟编码技术主要有以下几种：
幅移键控编码(ASK，Amplitude shift keying)
频移键控编码(FSK，Frequency shift keying)
相移键控编码(PSK，Phase shift keying)
正交调幅编码(QAM，Quadrature Amplitude Modulation)
【下载】Alveo U200 和 U250 加速器卡 用户指南
demi 在 周三, 02/19/2020 - 10:06 提交
赛灵思 Alveo™ U200/U250 数据中心加速器卡属于围绕赛灵思 Virtex® UltraScale+™ 技术设计制造的外围部件互连高速 (PCIe®) Gen3 x16 兼容卡。这些卡可加速计算密集型应用，如机器学习、数据分析、视频处理等。
时钟树问题简介
demi 在 周二, 02/18/2020 - 13:34 提交
时钟树不仅可以做到高扇出，还可以做到让时钟信号到达各个触发器的时刻尽可能一致，也即保证时钟信号到达时钟域内不同触发器的时间差最小。这篇博文进一步说时钟树的问题，我们知道了时钟树的这么强大的功能，好处这么多，那么怎么使用时钟树，我什么时候使用到了时钟树呢？
Vivado之增量编译的实现
demi 在 周二, 02/18/2020 - 13:10 提交
增量编译对于电路设计之后的调试非常重要，每次也许只修改了一行代码，改了某个值，如果没有增量编译，就只能重新跑一边项目，对于小项目貌似没有太大影响，但是对于一个大项目，每次改一点内容就要重新进行一遍综合，实现，生成比特流，这个过程及其浪费时间，所以增量编译是很必要的。
【下载】Vitis AI库用户指南
demi 在 周二, 02/18/2020 - 13:02 提交
Vitis AI库是一组高级库和API，旨在通过深度学习处理器单元（DPU）进行有效的AI推理。 它基于具有统一API的Vitis AI Runtime构建，并且完全支持XRT 2019.2。
浮点数基础
demi 在 周二, 02/18/2020 - 12:18 提交
浮点数，是属于有理数中某特定子集的数的数字表示，在计算机中用以近似表示任意某个实数。具体的说，这个实数由一个整数或定点数（即尾数）乘以某个基数（计算机中通常是2）的整数次幂得到，这种表示方法类似于基数为10的科学计数法。
硬件接口协议之“数字-数字编码中的双极性码”
demi 在 周一, 02/17/2020 - 12:05 提交
本文主要介绍数字-数字编码中的双极性码。双极性码是使用两个以上的电平值进行编码，无线路信号代表一种信号逻辑状态，正电平和负电平交替代表另一种状态。
FPGA入门系列1——模块书写&电路综合
demi 在 周一, 02/17/2020 - 11:47 提交
本系列文章主要针对FPGA初学者编写，包括FPGA的模块书写、基础语法、状态机、RAM、UART、SPI、VGA、以及功能验证等。将每一个知识点作为一个章节进行讲解，旨在更快速的提升初学者在FPGA开发方面的能力，每一个章节中都有针对性的代码书写以及代码的讲解，可作为读者参考。
关于 vivado 的IO口约束
demi 在 周一, 02/17/2020 - 11:07 提交
为了改进系统同步接口中时钟频率受限的弊端，一种针对高速I/O的同步时序接口应运而生，在发送端将数据和时钟同步传输，在接收端用时钟沿脉冲来对数据进行锁存，重新使数据与时钟同步，这种电路就是源同步接口电路（Source Synchronous Interface）。
驯顺多重驱动
demi 在 周一, 02/17/2020 - 10:16 提交
多重驱动定义：具有两个或更多个源的网络或信号被称为多重驱动场景。为何需要解决多重驱动场景？多重驱动的存在属于设计错误，最终值可能难以确定。