在 Python 中，没有可以在运行时简化函数定义的语法糖。然而，这并不意味着它就不可能，或者是难以实现。

10G以太网光口与高速串行接口的使用越来越普遍，本文拟通过一个简单的回环实验，来说明在常见的接口调试中需要注意的事项。各种Xilinx FPGA接口学习的秘诀：Example Design。欢迎探讨。

XDC 是 Xilinx Design Constraints 的简写，但其基础语法来源于业界统一的约束规范SDC。XDC 在本质上就是 Tcl 语言，但其仅支持基本的 Tcl 语法如变量、列表和运算符等等，对其它复杂的循环以及文件 I/O 等语法可以通过在 Vivado 中 source 一个 Tcl 文件的方式来补充。

明天，一年一度的赛灵思软硬件开发者盛会--XDF 2019 就要在北京国家会议中心隆重召开了！今年的大会三站中有诸多亮点，会后将有精华总结。对比美洲与欧洲2个会场，亚洲站的特色项目对于技术从业者们更是非常友好......我们明天不见不散！

此项目解释了如何在FPGA上使用resizer IP来调整图像的大小。其中对比了两种图像大小调整的解决方案的运算速度，其中之一为使用Python Image Library通过软件算法实现图像大小调整，另一种使用Xilinx xfopencv library实现了在FPGA上硬件加速的图像大小调整。

注册成为赛灵思中文论坛用户以后，您将可以在论坛发布您在 XDF 亚洲站参会期间所遇见的技术问题，从而获得赛灵思技术专家的在线实时回答！

从AI到编码、转码，硬件加速方案正在扮演越来越重要的角色。12月13日·深圳 | LiveVideoStack联合赛灵思出品【赛灵思视频加速技术】专题，将展现基于FPGA的硬件加速特性，在视频、图片编码与转码以及AI计算方面带来的收益。

12月3日-4日，赛灵思开发者大会2019亚洲站将在北京拉开帷幕。作为全球领先的FPGA异构计算加速方案供应商，深维科技将隆重亮相此次峰会，并向行业观众展示超强算力的JPEG2WebP转码/缩略图加速方案，诚邀您感受“海量图片、轻松搞定”的愉悦。