UltraScale™FPGA收发器向导用于配置和简化Xilinx®UltraScale或UltraScale +™器件中一个或多个串行收发器的使用。

在《基于FPGA的多级CIC滤波器实现四倍抽取一》和《基于FPGA的多级CIC滤波器实现四倍抽取二》中我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理以及它们的幅频响应。在三中我们将用verilog实现基于FPGA的多级CIC滤波器实现四倍抽取。

我们为什么要学习 Python？玩转 Pynq 的 9 岁天才儿童要大学毕业了！他就是 Laurent Simons。让人惊讶的是，早在 6 岁时他就开始学习高中课程了........

xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH以及GTZ四种串行高速收发器，四种收发器主要区别是支持的线速率不同。

Xilinx 与 NTU 联手举办首届女子 Hackathan 2019

嵌入式人工智能自动驾驶领导者魔视智能宣布，将携其基于赛灵思汽车级异构计算平台 Zynq® UltraScale+™ MPSoC 的全新自适应前装量产自动泊车系统亮相赛灵思开发者大会 （XDF）。

XTP系统拥有“极速交易、极速行情、极致风控、极致体验”等核心性能及优势，赛灵思是自适应计算技术与方案的领导企业。在本届开发者大会上，中泰证券将与赛灵思公司强强联手，带您体验 FPGA 为 Fintech 应用所带来的极速体验。

忠告一：如果时序差的不多，在1NS以内，可以通过修改综合，布局布线选项来搞定，如果差的多，就得动代码。