在 2019 年 8 月 22 - 23日，2019全球闪存峰会上，赛灵思作为 FPGA 的发明者将现场展示我们的 “基于 FPGA 的 NVMe Target 控制器” 解决方案。同期在闪存存储网络论坛上，赛灵思公司数据中心架构师，唐杰也将做《FPGA 助力计算和存储的结合》的主题演讲，与参会者共同探讨新的大数据时代，计算和存储所面临的新挑战和新趋势

自适应和智能计算的全球领先企业赛灵思公司今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P，从而进一步扩展了旗下 16 纳米 (nm) Virtex UltraScale+ 产品系列。VU19P拥有 350 亿个晶体管，拥有有史以来单颗芯片最高逻辑密度和最大I/O 数量，可用以支持未来最先进 ASIC 和 SoC 技术的仿真与原型设计。

锁存器（latch）是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。简单地说，锁存器有两个输入，一个是有效信号EN，一个是输入数据信号DATA_IN，有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程。

本文介绍稀疏LSTM的硬件架构，一种是细粒度稀疏化，权重参数分布随机，另外一种是bank-balance稀疏化。

本文首先介绍深度学习中的YOLOv2-Tiny目标检测算法，然后设计对应的硬件加速器，并且就加速器中各模块的处理时延进行简单建模，给出卷积模块的详细设计，最后，在Xilinx公司的Zedboard开发板上进行评估。

FPGA 是一堆晶体管，你可以把它们连接(wire up)起来做出任何你想要的电路。它就像一个纳米级面包板。使用 FPGA 就像芯片流片，但是你只需要买这一张芯片就可以搭建不一样的设计，作为交换，你需要付出一些效率上的代价

VCU 模块在PL侧，一共有五个AXI接口，它们分别是两个 Encoder AXI，两个 Decoder AXI， 和一个 MCU AXI。两个 Encoder／Decoder 的 AXI 接口必须都连接到 MPSoC PS，即使只用一路编码，或者一路解码

赛灵思 Alveo™ U280 数据中心加速器卡支持 PCI Express® Gen3 x 16 和 Gen4 x 8，配备 8 GB 高带宽存储器 (HBM2)，旨在加速计算密集型应用，如机器学习、数据分析和视频处理存储器限制、计算密集型应用包括数据库分析和机器学习推断