赛灵思开发者大会( Xilinx Developer Forum)于2018年10月16日在北京举行，近1300名开发者、合作伙伴及AI科技公司共聚北京。华为、阿里云、浪潮、的卢深视等国内领先科技企业共同分享了利用赛灵思FPGA技术在数据中心、自动驾驶、人脸识别等领域加速中国创新应用的诸多成就。

　本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。

Vivado HLS中常见的接口类型有：

1. ap_none

         默认类型，该类型不适用任何I/O转换协议，它用于表示只读的输入信号，对应于HDL中的wire类型。

2. ap_stable

作者：邓晓蕾，经济观察网

近日，自适应和智能计算公司赛灵思（Xilinx）公布2019财年第二季度财报，财报显示该公司实现季度性收入7.46亿美元，比去年同期增长19%，这也是赛灵思连续12个季度实现了正增长。

对于ZYNQ MPSoC有以下几个文件，

1.FSBL

这个FSBL跟zynq-7000的fsbl是一样的，用户可以选择用cortex-a53制作启动的fsbl文件，也可以选择用cortex-r5来制作启动的fsbl文件。

2.PMUFW （pmufw.elf）

PYNQ项目是一个新的开源框架，使嵌入式编程人员在无需设计可编程逻辑电路的情况下充分发挥Xilinx Zynq All Programmable SoC（APSoC）的功能。

当我们使用vivado搭建好硬件设计后就要在SDK下进行程序编写了，在SDK中我们可以建立C/C++工程，所以就有很多的库函数可以调用，那么问题来了，如何查询我想要的API函数呢？或者是该API函数如何使用？

下面我将以GPIO的IPCore为例介绍如何查询API函数。

作者：浅搁 FPGA2嵌入式

1. 前言

精彩演示，丰富的发言人组合

创建综合运行
一个“运行（run）”是指定义和配置设计在综合过程中的各方面，包括：使用 的Xilinx器件、应用的约束集、启动单个或多个综合的选项、控制综合引擎结果的选项。点击Flow菜单中的Create Funs，或在Design Runs窗口中：