作者：OpenSLee，来源：FPGA开源工作室

1背景知识

综合（Synthesis）是指将RTL设计转换为门级描述。Vivado开发套件中的综合工具是一款时序驱动型、专为内存使用率和性能优化的综合工具，支持System Verilog 2012、Verilog 2005、VHDL 2008、混合语言中的可综合子集，以及XDC设计约束文件（基于工业标准的SDC文件），此外还支持RTL属性来控制综合细节。

XDF 2018 主题演讲: 打造面向灵活应变、万物智能世界的平台 - Victor Peng, 总裁兼 CEO

作者：做但不能忘思考，来源：FPGA2嵌入式

对于一个新手来说，深度学习术语可能非常难以理解。本表试图解释深度学习常用术语并链接到原始参考，以帮助读者深入了解特定主题。

深度学习与“一般”的机器学习术语之间的界限非常模糊。例如，我这里不包括“交叉验证”，因为它是一种通用技术，用于整个机器学习。但是，我加入了softmax或word2vec等术语，因为它们通常与深度学习相关，即使它们不是深度学习技术。

全球领先的信息技术研究和顾问公司Gartner公布了各企业机构须在2019年了解和关注的首要战略科技发展趋势。Gartner将战略科技发展趋势定义为具有巨大颠覆性潜力、脱离初期阶段且影响范围和用途正不断扩大的战略科技发展趋势；这些趋势在未来五年内迅速增长、高度波动、预计达到临界点。

使用一款模块 - 如Enclustra Mercury+ XU1, 开发时间能够缩短一半

Enclustra，一家成功的、创新的瑞士FPGA设计公司，专业FPGA和SoC模块提供商；在赛灵思开发者大会XDF 2018展示了如何利用SoC模块和专业的定制化设计服务将产品的研发周期缩短一半。

利用ZYNQ验证算法的一大优势在于，可以在上位机发送指令借助CPU的控制能力和C语言易开发特点，实时配置算法模块的工作模式、参数等对来对其算法模块性能进行全面的评估。最重要的是无需重新综合硬件模块。

　　接着上篇该系列博文，在sysGen中设计模块功能为：根据模式选择输入，来完成乘2或除2两种运算，0乘1除。

2018年10月16日，将近1300名开发者、客户及合作伙伴共聚中国北京，出席了为期一天的 XDF ( Xilinx Developer Forum, 赛灵思开发者大会)。