详细揭秘赛灵思第一款ACAP产品Versal
judy 在 周二, 10/16/2018 - 16:33 提交
在今天赛灵思开发者大会北京站上，赛灵思CEO发布了第一款7nm工艺的ACAP平台第一款产品Versal，赛灵思产品技术营销高级总监Kirk Saban详细介绍了这款产品。
Xilinx助力Aupera带来互联网视频处理颠覆式创新
judy 在 周二, 10/16/2018 - 14:31 提交
Aupera科技，一家专注于视频处理创新的科技公司，在赛灵思（Xilinx, Nasdaq: XLNX）开发者大会上公布其Aup2600系列视频处理平台正式商用，该系统基于赛灵思最新发布的Zynq® UltraScale+™ MPSoC芯片，旨在解决目前视频应用规模增长时面临的诸多挑战，包括海量视频实时编解码以及视频内容实时分析。
Xilinx：让FFmpeg在FPGA上玩的爽
judy 在 周二, 10/16/2018 - 11:30 提交
作者：Sean Gardner，来源：LiveVideoStack
MPSOC之9——host、embeded间tftp、nfs、ftp环境搭建
judy 在 周二, 10/16/2018 - 09:30 提交
tftp
可传输单个文件，不能传文件夹
需要通过命令传输文件，略显复杂
==一般调试kernel时，用uboot通过tftp方式启动，不用每次都烧写存储介质==
XDF 小助来了！参会任何问题可以随时召唤我来帮忙
judy 在 周一, 10/15/2018 - 16:29 提交
大家好，我是 “XDF小助”，首先欢迎各位参加即将在明天拉开帷幕的 XDF（赛灵思开发者大会）。在参会期间，如果您需要帮助的时候，请召唤我吧，我将竭诚为您服务......
Vivado（2017.1）中 BRAM IP核的配置与使用（1）
judy 在 周一, 10/15/2018 - 14:28 提交
Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的IP核，本篇文章主要介绍BRAM IP核的使用。
赛灵思与华为率先在华推出云端实时视频流解决方案
judy 在 周一, 10/15/2018 - 13:27 提交
赛灵思 FPGA 助力 NGCodec H.265 标准尽快进驻华为云
Vivado使用技巧（21）——仿真中的Debug特性
judy 在 周一, 10/15/2018 - 11:25 提交
源代码级别调试
Vivado Simulator提供了在仿真过程中debug设计的特性，通过为源代码添加一些可控制的执行条件来检查出问题的地方。总的来说有三种调试方法：
Xilinx+AWS F1+VP9带来30倍实时转码性能提升
judy 在 周一, 10/15/2018 - 10:24 提交
在实时、海量、高并发视频的场景下，FPGA加速找到了自己的发展空间，弥补了VP9在编码复杂度方面的不足，专利费的优势也得以体现。
Xilinx基于PCIE的部分重配置实现（一）
judy 在 周五, 10/12/2018 - 17:16 提交
本博文主要是对基于PCIE（mcap）的部分可重构实现的步骤做一个简单的演示，如有错误之处，欢迎批评指正。值得说明的是，基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现，具体哪些系列能实现哪种配置方式如下图所示：