FPGA 开发圈 | FPGA 社区

Zynq 的64位全局定时器

judy 在周三, 10/10/2018 - 11:27 提交

作者：leon_zeng0

Zynq 有一个64位全局定时器，我觉得有点实用价值，比如精确的实时计算，代码运行时间计算。

怎么用呢？我就google 了一下，有篇文章推荐查看2个文件。这2个文件名分别是 sleep.c, xtime_l.c。

MPSOC之7——开发流程uramdisk

judy 在周三, 10/10/2018 - 09:23 提交

用petalinux的预编译目录里有rootfs文件，选择rootfs.tar.gz作为初始输入。

1.原始文件——>uramdisk
1.1 解压原始rootfs.tar.gz，得到若干文件
1.2 ！！！制作空ramdisk.image

Arm联手赛灵思FPGA提供免费的Cortex-M处理器，助力开发人员拓展设计边界

judy 在周二, 10/09/2018 - 17:22 提交

新闻摘要

用FPGA对ASIC进行原型验证的过程

judy 在周二, 10/09/2018 - 14:21 提交

鉴于芯片设计的复杂度提升，成功设计一个芯片所牵扯的步骤与过程也愈加复杂，所需花费的资金也成倍增加，一个典型的芯片开发项目的周期和花销如下所示

移位寄存器复位与不复位的区别

judy 在周二, 10/09/2018 - 11:21 提交

作者：胡建东，玩儿转FPGA

实现一个4bit的移位寄存器如下，不带复位
module shift_reg(

input clk,

input rst,

input din,

HDMI协议解析

judy 在周二, 10/09/2018 - 10:10 提交

本文从软件工程师角度对HDMI spec进行解析，基于的spec版本为1.4，也是设备支持最多最成熟的版本，目前最新版本为2.0。

1 概述

学会System Generator（21）——图像采集与输出（文件方法）

judy 在周二, 10/09/2018 - 09:19 提交

本文是该系列的第21篇。前几篇介绍的音频信号处理本质上属于一维信号，直接采样与输出即可。但图像属于二维信号，如果想在Simulink中采集和输出图像，进行图像处理算法的仿真时会遇到一些问题。本文将介绍如何搭建图像的采集与输出模型。

采集图像需要解决的问题

Xilinx Ten Giga Sub System IP 使用

judy 在周一, 10/08/2018 - 17:04 提交

IP核描述

10 Giga Ethernet Sub System , 参考文档PG157：

把WNS提升53%？使用Vivado的“Placement Seeds”

judy 在周一, 10/08/2018 - 17:01 提交

尽管 Vivado 不支持 “placement cost tale”的功能，InTime 却有一个相似功能叫做“Placement Exploration”配方（Receipe），并且不会对性能产生任何影响。在本文中，我们将通过展示几则用户案例的结果，来了解这个布局配方的作用以及它能对您有哪些帮助。