Zynq® UltraScale+™ MPSoC（多处理器系统芯片）是赛灵思（Xilinx）推出的一款集成了处理器系统和可编程逻辑的器件。这一系列芯片采用 UltraScale+ 架构，结合 ARM 处理器和可编程逻辑，为嵌入式系统提供了灵活性和高性能。
Zynq UltraScale+ MPSoC 适用于嵌入式系统设计，特别是对于需要高度定制和硬件加速的应用。它为设计人员提供了处理器和 FPGA 的集成解决方案，以满足各种复杂系统的需求。
有工程师反映，根据MPSoC SWDT在Standalone下的例子xwdtps_polled_example.c，不能实现MPSoC的PS复位。
MPSoC是Xilinx基于16nm工艺推出的异构计算平台，由于灵活、稳定，在业界得到了广泛的使用。异构计算是一个比较新的领域，需要协调硬件设计、逻辑设计、软件设计，对工程师的要求很高。实际设计过程中，很多工程师对实现PS/PL之间的数据交互感到头疼。本文将介绍主要的PS/PL之间的数据交互办法。
Xilinx Zynq® UltraScale+™ MPSoC 技术助力斯巴鲁基于视觉的高级驾驶辅助系统（ADAS）新一代 EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统，将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性，将一流的安全技术交付至消费者手中。
本文提供了在Zynq® UltraScale+™器件中对BBRAM和eFUSEs进行自我编程的方法。
在《Zynq UltraScale+ MPSoC 数据手册》(DS925) 中，XAZU7EV-1Q 器件与 XAZU11EG-1Q 器件的最低量产软件和速度规格已从 Vivado 工具 2019.1.1 v1.26 更新至 Vivado 工具 2020.1.1 v1.30。
一站式赛灵思工业、视觉与医疗资源库建设完成，我们将涉及工业、视觉与医疗应用领域的相关技术文档、视频资源汇集整理奉献给广大同行业者
在 2019.1 版本中，在以下情况下，当数据小于 104 字节时，XilSecure 不支持 SHA3 散列计算：
输入数据处于非字对齐状态
输入数据来自非字对齐地址。
此参考设计是一款可配置电源解决方案，用于在各种用例中对整个 Xilinx® Zynq® UltraScale+ (ZU+) 系列MPSoC 器件进行处理。TPS65086x PMIC 拥有各种版本，因而此设计能够为从具有双核 Arm® Cortex®-A53应用处理器和双核 Arm Cortex-R5 实时处理器的基本ZU2CG 器件到更高端的 ZU7EV、ZU19EG 和ZU21DR 器件供电
在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应
文档Using Cryptography in Zynq UltraScale MPSoC提供了在Linux用户态使用MPSoC AES 加速器的例子。如果要使用Device key或者PUF key，需要使用Xilinx Linux 2020.1。Xilinx Linux 2020.1增加了选择密钥类型的功能。