MIG

一文搞懂DDR4 MIG IP核详细介绍与配置

judy 在 周二, 05/14/2024 - 10:38 提交

DDR4 SDRAM因其高速、大容量的特点，在FPGA设计中扮演着越来越重要的角色。本文将详细介绍DDR4 MIG IP核及其配置过程。

Xilinx DDR3学习总结——3、MIG exmaple仿真

judy 在 周四, 09/14/2023 - 09:51 提交

在生成example的时候，vivado就自带仿真激励的

Xilinx DDR3学习总结——2、MIG exmaple直接上板

judy 在 周二, 09/12/2023 - 09:17 提交

查看MIG IP输出的init_calib_complete信号

Xilinx DDR3学习总结——1、MIG核设置

judy 在 周五, 09/08/2023 - 10:48 提交

话说之前从来没有使用过DDR，工作中的项目都是流式处理的

Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤

judy 在 周四, 10/21/2021 - 09:41 提交

本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。

在Vivado 2020.1中用MIG核读写DDR3内存，编译代码时提示Sub-optimal placement错误的解决办法

judy 在 周五, 10/15/2021 - 10:16 提交

板子使用的是米联客的XC7A35TFGG484-2的开发板，上面带有256MB的型号为Micron MT41K128M16的DDR3内存。板子上的V4引脚上接了50MHz的晶振。
用MIG核来驱动这片DDR3内存。DDR3的运行时钟Clock Period为400MHz（由MIG核自己产生这个时钟，从ddr3_ck_p和ddr3_ck_n引脚输出出来，用来驱动DDR3）

Xilinx 2020.1 MIG核读写DDR3内存，新建工程时配置MIG核的完整步骤

guanxiao_505740 在 周二, 08/31/2021 - 10:54 提交

本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。