在 Vivado 将程序烧写固化到 flash
judy 在 周二, 08/02/2022 - 10:30 提交
通常对FPGA下载程序时，会采用JTAG口下载，完成好HDL设计，并且验证无误后，对设计文件进行综合，布局布线以及生成比特流文件
Vivado 是赛灵思（Xilinx）公司推出的一款综合性的设计工具套件，用于 FPGA（现场可编程门阵列）和 SoC（系统级芯片）的设计、开发和验证。它提供了一系列功能强大的工具，帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。
Vivado
Vivado DDR4仿真
judy 在 周一, 08/01/2022 - 09:55 提交
首先新建ddr的IP，具体每个参数的含义，可以参考之前写的《Virtex7 Microblaze下DDR3测试再右键》，打开IP的Example Design
Vivado的DFX（Dynamic Function eXchange）功能
judy 在 周四, 07/28/2022 - 09:16 提交
DFX功能实际上就是部分可重配置功能，开启可重配置功能时，FPGA内部的逻辑可以分割为两种不同类型
（更新）什么样的电脑配置跑Vivado FPGA综合最快？
judy 在 周三, 07/27/2022 - 10:38 提交
12代酷睿CPU在win10、11下一些问题经过的解决方法（经过实践的）
Xilinx ILA调试——Xilinx 硬件调试ILA
judy 在 周二, 07/26/2022 - 09:07 提交
FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪
Xilinx Vivado自带编辑器文字部分出现乱码解决办法
judy 在 周二, 07/19/2022 - 09:02 提交
在进行FPGA开发时，常用的代码编辑器比如Sublime，但是最近发现再Sublime中编辑的代码文字部分
Vivado 打印
judy 在 周一, 07/18/2022 - 14:24 提交
之前通过发布的文章是真实的（文章是描述的）命令命令在上面的实际情况下使用的。在实现的每个子结束后打印至指定日志文件
TCL脚本跑Vivado实现
judy 在 周三, 07/06/2022 - 17:17 提交
在有些情况下，开发人员只有综合后的DCP文件和对应的约束XDC及各个IP，并没有综合之前的code，这种情况下vivado可以通过tcl脚本跑完实现并得到bit。
TCL脚本控制VIVADO-VIO调试核
judy 在 周五, 07/01/2022 - 09:36 提交
在用vivado开发过程中，经常vio调试核，如果要vio输出信号较多，并且信号触发顺序需要控制时，每次通过手动输入就有些麻烦
如何使用 Vivado 硬件管理器对闪存进行编程
judy 在 周三, 06/29/2022 - 09:37 提交
我们将介绍使用 Vivado 硬件管理器对开发板闪存进行编程的步骤。