随着设计复杂度和调用IP丰富度的增加，在调试时序约束的过程中，用户常常会对除了自己设定的约束外所涉及的繁杂的时序约束感到困惑而无从下手。举个例子，我的XDC里面并没有指定set_false_path，为什么有些路径在分析时忽略了？我怎么去定位这些约束是哪里设定的？本文结合一个具体案例，阐述了如何追溯同一时钟域内partial false path的来源，希望为开发者的设计调试提供一些技巧和窍门。

前几节已经构建好Linux系统，但控制VCU还需要了解VCU软件架构，并加入各种库文件，也就是在Petalinxu中加入配方文件。

1984 年，Ross Freeman 将其关于现场可编程门阵列 (FPGA) 的绝妙构想付诸实践并创立了赛灵思公司，从而确立了自适应计算的原理。从那时起，这项技术及其满足众多应用需求的能力，已历经漫长的发展道路。尽管自适应计算构建在 FPGA 技术的基础上，但它已经发展至足以覆盖更为广阔的应用类型。

在 XTD 活动现场，赛灵思软件及人工智能市场经理郭冰清讲解了两款基于 Kria SOM 平台的 demo 演示，包括实时人脸检测，以及多路 ReID 边缘加速计算盒。

如果是VCK190 ES单板，需要在Lounge里申请"Versal Tools Early Eacess"; "Versal Tools PDI Early Eacess"的License，并在Vivado里使能ES器件。在Vivado/2020.2/scripts/init.tcl的文件里，添加“enable_beta_device xcvc*”，可以自动使能ES器件。

Xilinx 的 16nm FPGA、SoC 和 7nm Versal™ ACAP 以硬化模块及软 IP 形式提供多种架构组件，这使得它们成了设计新一代安全设备的理想之选。这些 IP 包括高速串行解串器和多速率接口 IP，例如硬化 MAC、PCIe® 接口和内存控制器等。此外，Xilinx 器件还可提供业界一流的最新内存架构，其可为流程分类提供软搜索 IP，因此最适合网络安全与防火墙应用。

FPGA在人工智能领域，突破了“暗硅”为我们带来了更强大的可能性。现在依元素科技提供了一个完整的FPGA加速解决方案，让AI工程师能够以“即插即用”的方式部署 FPGA，AI 工程师隐藏了 FPGA，不需要硬件细节，让他们享受更快的执行。