FPGA 开发圈 | FPGA 社区

Xilinx Alveo 加速器卡为 SK电讯人工智能实时物理入侵与盗窃检测服务提供强劲动力

赛灵思公司与 SK 电讯今日宣布，SK 电讯采用赛灵思 Alveo™ 数据中心加速器卡实现基于人工智能（ AI ）的实时物理入侵与盗窃检测服务。SK 电讯在赛灵思 Alveo 卡上实现的 AI 推断加速器（ AIX ），采用深度神经网络可以提供高效且精准的物理入侵检测。韩国第二大物理安全公司 ADT CAPS 批准并已经着手该项物理入侵检测服务的商业部署。

2019-11-05 | Xilinx, Alveo加速器卡

FPGA基础设计：双口RAM乒乓操作

双口RAM经常用于跨时钟域处理，且比FIFO灵活性更大。本文给出一个具体的设计实例，让大家理解双口RAM在跨时钟域处理中乒乓操作的用法。

2019-11-05 | FPGA, 双口RAM

【视频】XDF 2019 主题演讲：Xilinx 推动创新

在 2019 年 Xilinx 开发者大会的主题演讲中，Xilinx 总裁兼首席执行官 Victor Peng 介绍了 Xilinx 愿景和最新的 Vitis 统一软件平台。此外，来自三星、AWS、微软、日立和 Pony.ai 的嘉宾讨论了 Xilinx 技术如何有效解决了未来的挑战。

2019-11-05 | XDF 2019

FPGA图像处理（2）基础功能：数据类型转换

图像处理算法在 sysgen 中实现，大多使用定点整数计算，并且为了与图像算法原理一致，定点整数也仅限于无符号整数。

2019-11-04 | FPGA, 图像处理

【驱动初发】如何在zynq上做个按键驱动

随着深度学习和5G的应用，对FPGA的功能要求越来越多。因此近几年FPGA大厂纷纷将自己的器件集成了更多的内核，比如赛灵思的zynq系列就集成了arm，GPU，PCIE，射频处理模块等等，用于满足各种各样的需求。

2019-11-04 | Zynq

Python 依赖库管理哪家强？pip、pipreqs、pigar、pip-tools、pipdeptree 任君挑选

在 Python 的项目中，如何管理所用的全部依赖库呢？最主流的做法是维护一份“requirements.txt”，记录下依赖库的名字及其版本号。那么，如何来生成这份文件呢？

2019-11-04 | python

【视频】XDF 2019 主题演讲：灵活应变的智能 - 从射频到核

Xilinx 有线与无线事业部执行副总裁兼总经理 Liam Madden 在 XDF 2019 上发表了有关赛灵思 5G 最新技术的演讲。作为嘉宾，Keysight Labs 的首席嵌入式系统设计师 Nathan Jachimiec 加入讨论。Nathan 致力于测试和测量设备的应用研究，引领尖端技术的发展。

2019-11-04 | XDF 2019, 射频

zynq中一个中断程序分析

本文通过分析一个中断例程来了解zynq中断执行过程

2019-11-01 | Zynq

总结五个面试中经常会遇到的FPGA基本概念

什么是Setup 和Holdup时间？什么是竞争与冒险现象？解决办法？如何解决亚稳态？说说静态、动态时序模拟的优缺点、用VERILOG写一段代码，实现消除一个glitch。

2019-11-01 | FPGA

verilog的时钟分频与时钟使能

时钟使能电路是同步设计的基本电路。在很多设计中，虽然内部不同模块的处理速度不同，但由于这些时钟是同源的，可以将它们转化为单一时钟处理。

2019-11-01 | Verilog

解决跨时钟域问题的三大方法

在本篇文章中，主要介绍3种跨时钟域处理的方法，这3种方法可以说是FPGA界最常用也最实用的方法，这三种方法包含了单bit和多bit数据的跨时钟域处理，学会这3招之后，对于FPGA相关的跨时钟域数据处理便可以手到擒来。

2019-11-01 | FPGA设计

【下载】新兴DNN推理格局中的FPGA

FPGA可以在根据给定的神经网络拓扑结构调整计算架构方面发挥基本作用，提供使设备适应客户确切环境所需的功能。

2019-10-31 | FPGA, DNN

FPGA基础设计：使用DAC的Interleaved模式

本文介绍DAC芯片的Interleaved模式的使用，或者叫交错模式。

2019-10-31 | FPGA, DAC

【视频】XDF 2019 主题演讲：Vitis 统一软件平台介绍

Xilinx 数据中心业务部执行副总裁兼总经理 Salil Raje 深入谈论全新 Vitis 统一软件平台。之后，来自 IBM 和 Micron 的嘉宾加入 Salil，共同讨论了如何在数据中心及其他领域使用 Vitis 和 Vitis AI。

2019-10-31 | Vitis 软件平台, XDF 2019

【网络压缩六】深度压缩

这篇论文来自作者韩松，是一篇经典的网络压缩论文，获得了ICLR2016最佳论文。它主要结合了剪枝，量化和霍夫曼编码的方法，将卷积神经网络的权重大大的压缩了，而且用于FPGA的部署。

2019-10-31 | 网络压缩, 深度压缩

精彩推荐

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。