All node

如何在 Vivado 中使用 PLL IP 核生成多路时钟

judy 在 周一, 09/29/2025 - 10:05 提交

本文介绍如何在 Verilog 代码中例化 PLL IP 核，编写 Verilog 仿真测试平台（Testbench），最后通过 JTAG 将设计烧录到实际的开发板。

PCIe总线技术在医疗成像领域的应用价值

judy 在 周一, 09/29/2025 - 09:31 提交

历经多代技术演进，PCIe传输速率从1.0版本的2.5Gbps提升至5.0版本的32GT/s，同时保持对PCI软件架构的兼容性，支持热插拔与智能电源管理

直面超大规模IC设计编译调试三大难题，亚科鸿禹验证全流程软件再升级！

judy 在 周日, 09/28/2025 - 14:53 提交

通过“编译优化+调试赋能”的协同设计，工具提供了从设计输入到硬件验证的全流程，避免多工具切换导致的效率损耗。

稳中求进，精准出击，后来居上！智多晶即将进入本土FPGA TOP2之列！

judy 在 周日, 09/28/2025 - 09:58 提交

在全球半导体行业经历周期波动、国内FPGA市场“内卷”加剧的背景下，西安智多晶却传来了营业额创下历史记录的捷报。这一逆势增长的业绩并非偶然

FPGA+DSP/ARM架构开发与应用

judy 在 周日, 09/28/2025 - 09:41 提交

自中高端FPGA技术成熟以来，FPGA+DSP/ARM架构的硬件设计在众多工业领域得到广泛应用。例如无线通信、图像处理、工业控制、仪器测量等。

智多晶Bit_CDR Demo

judy 在 周五, 09/26/2025 - 14:55 提交

智多晶FPGA通过普通逻辑和IO资源实现了CDR应用的支持，在上限200~250Mbps速率范围内提供了更为有力的通讯技术方案。

“芯”动未来，异格技术首款量产芯片P1成功点亮！

judy 在 周五, 09/26/2025 - 09:56 提交

苏州异格技术迎来又一重要里程碑——首款量产FPGA芯片P1实现一次性成功点亮。这标志着异格技术FPGA芯片已成功跨越从设计到量产的关键门槛，步伐坚定的迈向新阶段

如何在KR260 starter kit上应用gmii2rgmii IP

judy 在 周四, 09/25/2025 - 13:18 提交

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

借助TPM和FPGA实现基于硬件的信任机制

judy 在 周四, 09/25/2025 - 13:00 提交

在我们最新的安全研讨会上，来自莱迪思、SEALSQ和TrustiPhi的专家们探讨了现代网络威胁格局的快速演变、TPM作为基于硬件安全标准的重要性

机器人技术专题
随着机器人技术向高精度、高实时性、智能化方向快速发展，对核心处理单元的性能提出了更为严苛的要求。现场可编程门阵列（FPGA）凭借其并行计算架构、可重构特性、低延迟以及灵活的接口适配能力，逐渐成为机器人系统中关键的硬件加速与控制核心，在解决机器人感知、决策、控制等环节的技术瓶颈方面展现出显著优势，为机器人技术的突破与创新提供了重要支撑。