All node | FPGA 开发圈

全国高校教师能力培养高级研讨会暨国产FPGA技术师资培训在成都顺利举办

judy 在周二, 04/16/2024 - 09:45 提交

本次会议旨在搭建一个电子信息类一流专业建设、新质课程建设的交流平台，以及通过深入研讨和交流，进一步推动电子信息类专业的高质量发展

judy 在周一, 04/15/2024 - 15:17 提交

继第一代Versal™ AI Edge自适应SoC之后，AMD又发布了第二代Versal™自适应SoC，为边缘计算打开了方便之门

judy 在周一, 04/15/2024 - 14:53 提交

Bluespec支持加速器功能的RISC-V处理器将Achronix的FPGA转化为可编程SoC

judy 在周一, 04/15/2024 - 14:48 提交

关于如何在FPGA中实现TCAM功能有不少的论文，在翻阅借鉴之后，本文就TCAM在FPGA上的最优化实现进行探讨。

judy 在周一, 04/15/2024 - 09:57 提交

尽管这两种标准长期以来一直用于串行通信，但 RS-485 提供了 RS-232 所不具备的宝贵功能。在本文中了解更多信息。

judy 在周一, 04/15/2024 - 09:30 提交

在DDR读写的设计中，有一些比较经典的问题，是在设计中必须考虑到的，这些问题会影响项目的整体方案或者架构

judy 在周五, 04/12/2024 - 16:43 提交

莱迪思半导体近日宣布推出一款全新的运动控制参考平台，可以加速开发灵活、高效的闭环电机控制设计

judy 在周五, 04/12/2024 - 15:16 提交

有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用

judy 在周五, 04/12/2024 - 14:47 提交

今天简要介绍实现无线电系统调制和解调的主要方法，这在软件定义无线电(SDR)的背景下很重要。

judy 在周五, 04/12/2024 - 09:46 提交

采用AMD 3D V-Cache技术的 EPYC 9004系列处理器每路最多可配备 96 个“Zen 4”核心和 1152 MB L3 高速缓存，可以更快的为CPU提供复杂的数据集

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。