AMD推出第二代Versal系列器件，为AI驱动型嵌入式系统提供端到端加速
judy 在 周三, 04/10/2024 - 09:29 提交
第二代 Versal 系列产品组合中首批器件借助下一代 AI 引擎将每瓦 TOPS 提升至高 3 倍，同时将基于 CPU 的标量算力较之第一代提升至高 10 倍
All node
英特尔和Altera在嵌入式展上发布专为AI打造的边缘和FPGA产品
judy 在 周三, 04/10/2024 - 09:13 提交
英特尔及其子公司Altera在嵌入式展上，宣布推出全新边缘优化处理器、FPGA以及市场就绪的可编程解决方案
智多晶PLL IP动态相位调整
judy 在 周二, 04/09/2024 - 16:46 提交
在FPGA中，动态相位调整（DPA）主要实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。
CXL技术：全面升级数据中心架构
judy 在 周二, 04/09/2024 - 10:50 提交
作为全球最大数据产生国之一，随着数据规模的成倍增长，中国对更高性能数据中心的需求日益迫切。
AMD Versal AI Edge 自适应计算加速平台之 LVDS 液晶屏显示实验 (5)
judy 在 周二, 04/09/2024 - 10:10 提交
实验Vivado工程为“lvds_lcd”。本章介绍lvds lcd液晶屏的color bar显示。
Vivado使用入门（三）添加或新建约束文件
judy 在 周二, 04/09/2024 - 09:45 提交
本文将详细介绍vivado添加或新建约束文件步骤和方法。
LUT RAM，Xilinx VS Altera
judy 在 周二, 04/09/2024 - 09:26 提交
最近一些设计里需要极致的利用LUTRAM，借此总结下在Xilinx、Altera中LUT RAM的不同表现，一个“LUT”究竟能干哪些事儿。
FPGA助力高速未来
judy 在 周一, 04/08/2024 - 16:04 提交
超级高铁技术是一种十分新潮的交通概念，它有望以其高速、低压系统重新定义移动出行的未来
MMCM/PLL的phase shift mode对STA的影响
judy 在 周一, 04/08/2024 - 15:01 提交
在 AMD FPGA 中，当 MMCM 或 PLL 原语的输出时钟属性 CLKOUT*_PHASE 非零时，通常会引入时钟相移。
AI时代，HBM掀起存储芯片新浪潮
judy 在 周一, 04/08/2024 - 11:11 提交
AI热潮造就GPU繁荣的同时，也让扮演关键角色的HBM热度高居不下，成为当前AI赛道的新兴爆发风口