FPGA和数据溯源保障AI安全
judy 在 周二, 02/18/2025 - 15:23 提交
为提高网络弹性，系统设计人员可将FPGA集成到数据溯源系统中。与固定功能的处理器不同，FPGA作为真正灵活、可重新编程的硬件，能够进行并行处理和实时安全操作
All node
3分钟掌握离散傅里叶变换（DFT）：数字世界的“频率解码器”
judy 在 周二, 02/18/2025 - 10:39 提交
你是否好奇，一段嘈杂的录音如何被分离出人声和背景音乐？一张模糊的照片如何通过算法变得清晰？
FPGA DSP：Vivado 中带有 DDS 的 FIR 滤波器
judy 在 周二, 02/18/2025 - 09:45 提交
YunSDR通信小课堂(第21讲)
judy 在 周一, 02/17/2025 - 17:28 提交
大多数SDR架构需要数字上转换和下转换阶段，这些转换位于A/D和数字基带级之间，包括信号的频率转换和采样率的变化。
eDP介绍
judy 在 周一, 02/17/2025 - 11:03 提交
最新的DisplayPort TX/RX 1.4 Subsystem IP v3.1支持eDP v1.4b, 支持下面的eDP features
基于瑞苏盈科FPGA开发的数据记录器：高效灵活！
judy 在 周一, 02/17/2025 - 10:09 提交
测试和测量系统的主要任务之一是记录尽可能多的测量值。在这种情况下，基于FPGA的解决方案的优势就体现出来了，如固有的并行性、极高的带宽
简要讲解Xilinx SRIO IP（高速收发器二十八）
judy 在 周一, 02/17/2025 - 09:50 提交
SRIO是串行RapidIO的简写，其实现代比较常用的高速接口协议，比如SRIO、PCIE、JESD204B等都是基于SERDES开发的，均属于高速串行总线
如何修改DisplayPort EDID
judy 在 周五, 02/14/2025 - 11:22 提交
在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：
莱迪思荣获2025 SEAL可持续产品奖
judy 在 周五, 02/14/2025 - 10:58 提交
莱迪思Nexus 2凭借其领先的低功耗、高性能和小尺寸在可持续产品类别中获得认可。
AI 应用场景全覆盖！解码超高端 VU+ FPGA 开发平台 AXVU13F
judy 在 周五, 02/14/2025 - 10:04 提交
继发布 AMD Virtex UltraScale+ FPGA PCIE3.0 开发平台 AXVU13P 后，ALINX 进一步研究尖端应用市场，面向 AI+ 场景进行优化设计，推出 AXVU13F。