高效机器人拣选系统：莱迪思FPGA与结构光扫描技术的结合之道
judy 在 周五, 05/30/2025 - 14:41 提交
本文介绍了莱迪思FPGA如何赋能系统设计，特别是如何降低系统的BOM成本。通过集成莱迪思的FPGA解决方案，您可以构建一个经济高效的随机拣选系统。
All node
助力快速实现时序收敛——利用 AMD VERSAL™ 自适应 SoC 的设计基线策略
judy 在 周五, 05/30/2025 - 10:07 提交
您是否准备将设计迁移到 AMD Versal™ 自适应 SoC？设计基线是一种行之有效的时序收敛方法，可在深入研究复杂的布局布线策略之前，帮您的 RTL 设计奠定坚实的基础
基于AD9613与Xilinx MPSoC平台的高速AD/DA案例分享
judy 在 周五, 05/30/2025 - 09:45 提交
本文主要介绍基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集与高速DA输出案例
AMD收购Enosemi：加速共封装光学布局，重塑AI系统互连新格局
judy 在 周四, 05/29/2025 - 10:44 提交
随着生成式 AI 和大模型计算需求持续爆发，传统计算架构面临的挑战不断加剧。2024 年，全球训练一个百亿参数以上的大模型所需的计算资源年均增长超过 3 倍
回头看，FPGA+RK3576方案的功耗性能优势
judy 在 周四, 05/29/2025 - 09:50 提交
各位朋友，大家好，熊猫君这次开个倒车，在这个广泛使用Xilinx（Altera）高端SoC的时代，分享一个“FPGA+ARM”实现的低功耗高性能传统方案。
AMD Versal™ AI Engine 编程六步入门
judy 在 周四, 05/29/2025 - 09:33 提交
AMD Versal™ AI Engine 是可编程的矢量处理器阵列，非常适合处理计算密集型 DSP 工作负载。
Agilex™ 3 FPGA 和 SoC FPGA
judy 在 周三, 05/28/2025 - 15:40 提交
Agilex™ 3 器件家族可提供更高的性能、集成度和安全性，从而显著优化 FPGA 的功耗和成本。
Versal 600G DCMAC Subsystem LogiCORE IP 产品指南
judy 在 周三, 05/28/2025 - 11:17 提交
AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。
高速串行接口调试难？XSBERT一键搞定误码率与眼图扫描！
judy 在 周三, 05/28/2025 - 09:50 提交
XSBERT——专为FPGA高速收发器设计的调试利器，帮你一键生成误码率报告、实时扫描眼图，轻松验证链路稳定性！