AMD 加强嵌入式产品组合，全新锐龙嵌入式 5000 系列处理器面向网络解决方案
judy 在 周一, 04/24/2023 - 15:12 提交
基于“Zen 3”的锐龙嵌入式系列为空间与功耗受限型网络应用提供了中端可扩展性能解决方案
All node
Versal GTY - 如何在IP集成器中将单工TX/RX核合并到多个Quad
judy 在 周一, 04/24/2023 - 11:16 提交
要为 Versal 的多个Quad创建收发器设置，建议从 Transceiver Bridge IP 开始
VPU的春天
judy 在 周一, 04/24/2023 - 09:43 提交
互联网内容不断更新迭代，直播、点播、短视频等视频应用正在“侵蚀”各个年龄层
在 FPGA 上快速构建 PID 算法
judy 在 周一, 04/24/2023 - 09:26 提交
作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。
AMD 全新Vitis HLS资源现已推出
judy 在 周日, 04/23/2023 - 10:29 提交
您是否担心 RTL 设计中的延迟？您的设计是否有效并经过优化？
Vivado SDK 许可查询
judy 在 周日, 04/23/2023 - 10:18 提交
如果需要，我是否需要购买完整的 Vivado 许可证，才能使用 SDK，目前是否还有其它类型的许可证可用？
一文带你了解这三种3D视觉技术！
judy 在 周日, 04/23/2023 - 09:56 提交
本文对ToF、双目视觉、结构光这三种技术展开分析，帮助你了解其各自的特点及应用
Vivado的五种仿真模式和区别
wyh102 在 周日, 04/23/2023 - 01:07 提交
本文介绍vivado 的仿真模式
Versal ACAP DDRMC - DDR4、LPDDR4 和 LPDDR4X 外部参考时钟设计指南文章
judy 在 周五, 04/21/2023 - 16:55 提交
本文旨在呈现使用 DDR4、LPDDR4 或 LPDDR4X 存储器控制器的 Versal ACAP 器件的外部参考时钟电路要求
Versal NoC 2022.2 - 如何将 NoC 约束到多个 site
judy 在 周五, 04/21/2023 - 16:49 提交
通过 IP integrator 选中多个 NoC site 时，不会在整个实现过程中遵循这些约束