使用 Vivado MIG 创建存储器接口设计
judy 在 周四, 05/04/2023 - 14:40 提交
本产品指南提供了有关使用、自定义和模拟一个LogiCORE IP DDR3或DDR4 SDRAM、LPDDR3 SDRAM
All node
2022.2 Versal Advanced I/O Wizard：RX/TX 单端管脚和差分管脚置于单个 bank 中时出现问题
judy 在 周四, 05/04/2023 - 14:37 提交
在 Vivado 2022.2 中使用 Advanced I/O Wizard 并配置源同步 TX+RX 接口时
验证必备：AMBA4 SystemVerilog Asseration
judy 在 周四, 05/04/2023 - 09:54 提交
今天给大家推荐下ARM自家所推出的BP063 AMBA4 SVA组件
IP库新增10多个功能IP
judy 在 周四, 05/04/2023 - 09:40 提交
本文涵盖了从初学者到专家级别的FPGA 项目及IP。所有 FPGA 项目都带有开源的源代码。
Versal Premium SysMon：如何在辅助 SLR 中对 SysMon 寄存器进行寻址
judy 在 周五, 04/28/2023 - 14:34 提交
要在辅助 SLR 中启用对 Sysmon 寄存器空间的访问，须在 CIPS 和 NOC GUI 执行多个步骤
FPGA引脚信号分配的几个原则
judy 在 周五, 04/28/2023 - 10:13 提交
现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复
GD（兆易创新）系列FLASH进行FPGA和ZYNQ配置固化相关操作
judy 在 周五, 04/28/2023 - 09:35 提交
本文主要针对使用GD（兆易创新）系列的FLASH做启动配置片时，遇到的相关问题进行简单整理复盘
从FPGA说起的深度学习（八）-数据并行性
judy 在 周五, 04/28/2023 - 09:14 提交
在本文中，我们将提取推理内核的数据并行性
基于AI引擎的软决策QAM解调器设计
judy 在 周四, 04/27/2023 - 15:18 提交
本文描述了在Versal™ AI Core设备上实现最大对数似然比（LLR）的计算算法。
如何解决MPSOC万兆以太网应用中UDP接收丢包问题
judy 在 周四, 04/27/2023 - 10:55 提交
本文介绍如何使能Linux网络协议栈中的RFS功能以优化MPSOC APU的并行处理能力