Xilinx FPGA和SoC的超高速设计方法指南 (v2021.1)
judy 在 周二, 09/07/2021 - 10:35 提交
本文描述了推荐的设计方法，以实现对Xilinx® FPGA器件资源的有效利用，并在Vivado® Design Suite中更快地实现设计和时序收敛。提供了推荐方法背后的原因，以支持和实现明智的设计决策。
All node
MCU创新先锋奖 | 投票
投票已结束！
【科普】SOC、SOPC、MPSOC、RFSOC、SDSOC的概念及区别
guanxiao_505740 在 周二, 09/07/2021 - 09:28 提交
SOC、SOPC、MPSOC、RFSOC、SDSOC的概念及区别
Imagination开发者系列在线课程第四期：图形开发的黄金法则
第四期课程是 PowerVR 性能建议指南的简化版本。它包含了开发人员在编写应用程序时应使用的各种经验法则和建议。在应用程序中实施这些技巧可能会对 PowerVR 设备上的应用性能产生重大影响。
Vitis AI 编译dnndk应用
judy 在 周一, 09/06/2021 - 10:17 提交
在Vitis AI library中的模型在自定义单板使用中，介绍了如何进行模型库编译，下一步要将模型加入到AI应用中进行编译，生成可执行文件。
Vitis AI修炼秘籍（1）——Vitis统一软件平台简介
judy 在 周一, 09/06/2021 - 09:43 提交
本系列笔记旨在更深入的探索Vitis以及Vitis内部所使用到的技术，本系列主要针对深度学习部署进行探索，比如自定义自己的深度学习硬件平台，深度学习模型量化、模型编译、TVM自动调优，多DPU核异构系统的调度计算等等。
Xilinx KCU116: 经济实惠的 100Gbps 网络和存储 FPGA 开发平台
judy 在 周五, 09/03/2021 - 17:13 提交
本文通过使用 Design Gateway 的 TOE100G-IP 内核和 NVMeG4-IP 内核，在 Xilinx 的 KCU116 评估套件上演示了 TCP 卸载引擎网络和 NVMe SSD 实现的100Gbps 解决方案。
Vitis AI library中的模型在自定义单板使用
judy 在 周五, 09/03/2021 - 10:32 提交
在Vitis AI设计中，构建模型是其中非常重要的一步。如果使用调用的模型库呢？
在 FPGA 上部署 5G NR 无线通信：一套完整的 MATLAB 与 Simulink 工作流程
judy 在 周五, 09/03/2021 - 10:01 提交
设计创新型无线通信设备需要跨多个学科密切合作。将算法模型部署到 FPGA 硬件可以快速完成原型设计及无线测试，直接从系统级算法自动生成 HDL 代码则可以消除耗时较长的实现和验证步骤。本白皮书通过一个 5G NR 小区搜索设计来说明该过程，介绍将 MATLAB® 算法和 Simulink® 模型直接转换为适用于 FPGA 的 HDL 的工作流。
上海磐矽采用国微思尔芯最新双核S7-VU19P逻辑系统，加速芯片验证
judy 在 周五, 09/03/2021 - 09:46 提交
双核S7-VU19P逻辑系统配置了双颗赛灵思 UltraScale+ VU19P FPGA，多套逻辑系统可堆叠或机架部署，以支持更大逻辑规模的设计。搭配芯神瞳协同仿真套件轻松实现将设计链接到原型验证环境，允许大量的事务级数据在 FPGA 与 PC 主机之间进行交互；同时可选配内置的深度调试套件 MDM Pro，用于多颗FPGA的深度调试