硬件设计—JTAG链
judy 在 周一, 05/10/2021 - 09:29 提交
JTAG是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS（测试模式选择）、TCK（测试时钟输入）、TDI（测试数据输入）、TDO（测试数据输出）
All node
【工程师分享】使用ffmpeg把mp4转换为NV12文件
judy 在 周六, 05/08/2021 - 14:19 提交
在测试MPSoC VCU的编解码时，经常需要使用NV12 YUV文件。YUV文件很大，所以经常依靠解压MP4等文件来产生NV12 YUV文件。 FFMpeg是一个强大的工具，可以用来从MP4文件生成NV12 YUV文件。
280MHz 全频段 C-band解决方案来了
judy 在 周六, 05/08/2021 - 10:58 提交
为展现赛灵思芯片和射频 IP 的可扩展能力，赛灵思与 Skyworks 公司共同协作，带来基于赛灵思第三代 RFSoC 器件和 Skyworks SKY66523-11 功率放大器的280MHz 全频段 C-band 瞬时带宽解决方案。
开箱+研讨会，深入了解 KRIA SOM
judy 在 周六, 05/08/2021 - 10:10 提交
随着以人工智能技术为代表的数字经济浪潮的来临，如今，AI 正越来越多地被部署于边缘应用，这些应用要求以低时延、低功耗和小封装尺寸执行大量数据处理。要想实现这一综合要求就必须为整体 AI 流程和非 AI 流程都进行提速，这也要求加速平台必须具备灵活应变的能力。
云上预约 ｜ 多维度聚焦 AI 前沿
judy 在 周六, 05/08/2021 - 09:40 提交
AI 作为当下的热门行业，蕴藏着巨大的市场机会与风险挑战，而面对这样的新兴领域，无论是专业人士或是企业都需要不断交流学习，从而激发灵感，加速创新。5 月 20 日，安富利将携手赛灵思在内的合作伙伴举办“安富利 AI 云展会”，全方位展示 AI 和机器学习领域的创新技术、应用和解决方案。
开发者分享 | 时序路径分析提速
judy 在 周五, 05/07/2021 - 15:46 提交
在 FPGA 设计进程中，时序收敛无疑是一项艰巨的任务。低估这项任务的复杂性常常导致工作规划面临无休止的压力。赛灵思提供了诸多工具，用于帮助缩短时序收敛所需时间，从而加速产品上市。本篇博文描述了一种方法，能够有效减少时序路径问题分析所需工作量
【视频】Vivado IP Integrator 助力实现协作加速设计（中文字幕）
judy 在 周五, 05/07/2021 - 11:31 提交
本视频将探讨Vivado IP集成器的特效与优势以及它如何帮助您解决复杂的设计问题。
Xilinx VCU低延时方案和使用PS DP Live video接口来实现PS和PL的视频数据交换达到节约PL逻辑资源的目的
judy 在 周五, 05/07/2021 - 10:07 提交
部分 ZynqUltraScale+MPSoC的可编程逻辑(PL)中包含最新的视频编码器/解码器。这种新型硬化编解码器能够访问来自PL 或PS的视频和音频流，以提供和/或存取达到软件算法50倍的压缩视频信息，从而节省宝贵的系统存储空间
Xilinx FPGA 从SPI Flash 启动配置数据时的地址问题
judy 在 周五, 05/07/2021 - 09:41 提交
fpga 上电时，默认是从 flash 的 0x00 地址开始读数据。如 UG470 文档 page144 描述
【工程师分享】强制开放MPSoC的PS-PL接口
judy 在 周四, 05/06/2021 - 15:00 提交
MPSoC含有PS、PL；在PS和PL之间有大量接口和信号线，比如AXI、时钟、GPIO等。缺省情况下，PS和PL之间有接口和信号线被关闭。加载bit后，软件才会打开PS和PL之间的接口和信号线。比如在文件xfsbl_partition_load.c中，FSBL加载FPGA的bit后会执行下列操作，打开PS和PL之间的接口和信号线