开发者分享 | 如何获取 Github 上 Vitis, Vitis 库等资源
judy 在 周二, 02/23/2021 - 16:01 提交
自从 Vitis 发布后，Xilinx 在 Github 上持续开源了很多资源，方便开发者进行自己的设计，减少产品上市时间。所以本期文章我们来看下如何获取和使用 Github 上的开放资源。
All node
TVM学习（七）算子
judy 在 周二, 02/23/2021 - 10:58 提交
上一章梳理了一遍TVM前端流程，前端完成了tensorflow算子到TVM算子的转换。这一章CNN网络中最普遍的卷积运算为例，看一下relay算子的表示
【赛灵思Alveo大咖直播间】02——用 FPGA 玩转 Video+AI？腾讯云微瓴现身说法
judy 在 周二, 02/23/2021 - 09:25 提交
赛灵思 Alveo 系列产品开发的视频 + AI 处理系统平台，使用分布式计算架构对视频处理进行设计及优化，在处理大规模视频流方面突破了 CPU 的瓶颈。对于直播流转码及音视频混合流任务，相对传统 X86 服务器，该系统在并发流量处理方面实现20-30倍的效率。
【下载】Zynq DPU v3.3 IP 产品指南
judy 在 周二, 02/23/2021 - 09:14 提交
本文描述了用于卷积神经网络的 DPU。
在线云观看 ｜ 加速 5G “破茧成蝶”，赛灵思四大精彩亮相 MWC 上海
judy 在 周一, 02/22/2021 - 16:45 提交
赛灵思公司作为自适应计算的全球领先企业，将携最前沿的观点、技术、核心产品、解决方案与全球最佳实践“盛装亮相” MWC21 上海，与参会嘉宾共同探讨 5G 的创新应用，以及如何通过打造灵活应变的 5G 架构，加速 5G “破茧成蝶”。
Xilinx源语（Primitives）和宏（Macros）
judy 在 周一, 02/22/2021 - 16:35 提交
源语（Primitives）-Xilinx库中最简单的设计元素。Primitives 基元是设计元素“原子”。Xilinx原语的示例包括简单缓冲区BUF和带有时钟使能和清除功能的D触发器FDCE。
【赛灵思Alveo大咖直播间】01——FPGA 如何助力金融科技腾飞
judy 在 周一, 02/22/2021 - 10:07 提交
赛灵思Alveo 加速卡，为金融行业定制具有突破性的创新解决方案满足客户和监管机构的需求。本次邀请到赛灵思数据中心及金融行业众多专家，探讨FPGA如何助力金融科技腾飞。
自适应平台创见全新计算时代
judy 在 周一, 02/22/2021 - 09:45 提交
随着智能互联设备的渗透，我们已来到半导体行业发展的拐点。这些智能设备充斥着我们的家庭、汽车、办公室、工厂、城市和云端。而实现无处不在的人工智能（ AI ）的代价在于，驱动这些设备的半导体器件所要承载的数据处理需求正呈指数级增长
【 ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据
judy 在 周六, 02/20/2021 - 15:41 提交
PL和PS的高效交互是zynq soc开发的重中之重，我们常常需要将PL端的大量数据实时送到PS端处理，或者将PS端处理结果实时送到PL端处理，常规我们会想到使用DMA的方式来进行，但是各种协议非常麻烦，灵活性也比较差，本节课程讲解如何直接通过AXI总线来读写PS端ddr的数据，这里面涉及到AXI4协议，vivado的FPGA调试等。
泰克：引领数字时代，利用 Xilinx SoC 升级入门级示波器
judy 在 周六, 02/20/2021 - 10:12 提交
由于优异的性能和丰富的功能集，泰克选择了赛灵思 Zynq-7000S SoC。借助 Zynq-7000S 器件，泰克可以更改 TBS1000C 的用户界面，使其与泰克的其他产品匹配。Zynq-7000S SoC 能够将记录长度增加 8 倍，并将波形捕获速率提高 10 倍，在缩短上市时间的同时，实现先进的软件功能和采集功能。