AXI-Lite协议详解
judy 在 周三, 11/06/2024 - 15:49 提交
本文通过对手册的解读，对axi _lite协议进行讲解，通过一些时序图，加深对信号变化的理解。
All node
服务器芯片，AMD首超英特尔
judy 在 周三, 11/06/2024 - 11:39 提交
二十多年来，英特尔一直是数据中心 CPU 市场无可争议的领导者。英特尔的 Xeon 处理器为绝大多数服务器提供动力，而 AMD 的处理器在七八年前仅占据个位数的市场份额
信号失真要如何测量？
judy 在 周三, 11/06/2024 - 09:14 提交
信号失真是指信号在传输或放大过程中，输出信号的波形与输入信号的波形不一致，导致信号的幅度、频率或相位发生变化的现象
“有限字长效应”是如何产生的?
judy 在 周二, 11/05/2024 - 17:42 提交
今天分享下数字信号处理中的“有限字长效应”。
用IDR流程辅助实现时序收敛
judy 在 周二, 11/05/2024 - 17:12 提交
IDR的全称是Intelligent Design Runs，在阐述what和how之前，我们先来了解一下why，即在Vivado工具中引入这个流程的背景和目的
S7t-VG6 VectorPath加速卡产品介绍
judy 在 周二, 11/05/2024 - 10:11 提交
本文详细介绍了S7t-VG6 VectorPath加速卡的特性和功能
开源ISP（Infinite-ISP）介绍
judy 在 周二, 11/05/2024 - 09:48 提交
ISP（Image Signal Processor）我介绍了很多了，大家可以先看下面的文章，了解基本概念
详解Xilinx JESD204B PHY层端口信号含义及动态切换线速率
judy 在 周一, 11/04/2024 - 17:28 提交
Xilinx官方提供了两个用于开发JESD204B的IP，其中一个完成PHY层设计，另一个完成传输层的逻辑，两个IP必须一起使用才能正常工作
如何在petalinux下patch u-boot源码
judy 在 周一, 11/04/2024 - 15:12 提交
今天我们以一个端到端的例子来演示在Petalinux使用过程中，如何给u-boot的源码生成patch并在Petalinux中编译。
Xilinx 7系列FPGA DDR3控制器——mig使用总结（常见问题定位）
judy 在 周一, 11/04/2024 - 10:02 提交
在mig使用的过程中，总会遇到各种各样的问题。总结起来也就是几种常见的问题，在上板测试的过程中注意到这些细节，一般都可以达到事半功倍的效果