ZYNQ常用外设设计 （上）
judy 在 周五, 08/30/2019 - 12:33 提交
ZYNQ学习过程中一个重要环节是进行调试，当然在SDK中进行调试时，设置断点进行单步调试非常高效。但是ZYNQ中毕竟涉及到FPGA的硬件部分，于是如果可以通过UART与ZYNQ器件进行双向的通信会使得调试非常方便。
All node
基于FPGA蓝牙通信技术的智能电子锁系统
judy 在 周五, 08/30/2019 - 12:13 提交
随着人们安防意识的不断增强和智能技术的持续发展，针对用户对安全系数高的智能电子锁的需求，使用FPGA蓝牙通信技术设计了基于FPGA蓝牙通信技术的智能电子锁系统。通过手机APP直接控制电子锁，对电子锁进行双重加密处理，具有开锁、修改密码，管理员控制用户开锁信息表，增添和删除能开锁的用户信息等功能。经测试，系统使用方便，动态灵活，安全可靠
ZCU102（6）——AXI_TIMER精确计时
judy 在 周五, 08/30/2019 - 11:14 提交
axi_timer模块即为PS可以访问的PL计数器，通过计数值以及接入axi_timer的计数时钟周期，可以在PS内取得比较精确的计时。axi_timer有2种使用方式，一种是作为计数器使用，另一种是作为定时器使用
硬件接口协议之“I2C操作流程”
judy 在 周五, 08/30/2019 - 10:01 提交
本文主要介绍I2C总线的读写操作流程。I2C总线的操作包括读和写，具体的操作流程如下：
【Vivado约束学习】 时钟网络分析
judy 在 周五, 08/30/2019 - 09:50 提交
时钟网络反映了时钟从时钟引脚进入FPGA后在FPGA内部的传播路径。报告时钟网络命令可以从以下位置运行：
1 个 Aup2600 = 30 个 x86 服务器 | 看Aupera如何颠覆数据中心流媒体市场格局
judy 在 周四, 08/29/2019 - 11:03 提交
傲睿智存（Aupera Technologies）是数据中心视频处理系统领域的新兴企业。Aup2600 是 Aupera 提供的一种专用分布式视频处理系统，内置 48个赛灵思 Zynq® UltraScale+™ MPSoC。此外，Aup2600 还提供基于赛灵思 Vivado 环境的完整视频 +AI 软件框架和用于神经网络处理的深度学习处理器单元 (DPU)。
Xilinx APU ,RPU特点及通信
judy 在 周四, 08/29/2019 - 10:24 提交
Zynq UltraScale+ MPSoC的PS有以下主要特点：一个四核64位ARM Cortex-A53处理器，带L1和L2级缓存和ECC功能，可单独上电和关电；Cache一致性互联单元为PS和PL提供双向Cache一致性保证；SMMU（系统内存管理）单元用于PS和PL虚拟内存管理；双核ARM Cortex-R5F处理器（带浮点扩展），可运行在锁步模式或独立工作模式
FPGA串口实战篇
judy 在 周四, 08/29/2019 - 10:15 提交
在业界，串口又称为通用异步收发器(Universal Asynchronous Receiver/Transmitter，简称UART)，它的通信方式遵循一套串口协议：UART通信首先将接收到的并行数据换成串行数据来传输。数据帧从起始位开始，后面是7个或8个数据位，一个可用的奇偶校验位和一个或几个高位停止位
Xilinx 技术日报名进行时：成都站
judy 在 周四, 08/29/2019 - 09:57 提交
赛灵思技术日活动（Xilinx Technology Day，XTD）旨在通过一系列精炼的、跨越多个市场应用的深度技术分享活动，助力广大开发者迅速把握赛灵思全球领先的平台及技术的最新消息和应用案例，从而加速您将创新理念变为现实的进程。9月17日，XTD 活动成都站即将拉开帷幕，在此我们诚邀您参加这场面向创新领域，聚焦行业热点的技术盛会。
千亿视频商机谁主沉浮？ - Xilinx 软硬IP双管齐下解决音视频处理痛点
judy 在 周四, 08/29/2019 - 09:44 提交
根据市场调研公司的报告显示，到2021年，直播视频将达到700亿美元规模，而非直播视频内容将达到接近1000亿美元规模，且直播视频流量增速大于非直播视频，2023年有可能超越非直播视频。视频处理成就了近两千亿的市场商机，也成为未来服务器的最大负载之一