如何使用TI电源时序控制器在5G MIMO的应用
judy 在 周四, 08/08/2019 - 10:59 提交
5G是目前通信设备领域的市场趋势, Massive MIMO指的是64T64R应用中常用的多输入和多输出, 更多的发送器和接收器通道需要更多的数字处理器(FPGA / ASIC)来执行数据传输,而典型的64T64R MIMO应用中通常需要4-5个数字处理器。 每个FPGA都需要自己的电源上电/下电的时序,以便FPGA能够正常工作
5G是目前通信设备领域的市场趋势, Massive MIMO指的是64T64R应用中常用的多输入和多输出, 更多的发送器和接收器通道需要更多的数字处理器(FPGA / ASIC)来执行数据传输,而典型的64T64R MIMO应用中通常需要4-5个数字处理器。 每个FPGA都需要自己的电源上电/下电的时序,以便FPGA能够正常工作
本文档继承zcu102_1建立的工程,打开Vivado工程后,打开Block Design,双击zynq模块进入配置界面。在PS UltraScale+ Block Design页可以看到UART0和UART1已使能。
工业相机有多种分类方法,比较常见有:按感光芯片的类型分CCD(电荷耦合器件)和CMOS(互补金属氧化物半导体),根据输出色彩分为黑白和彩色,按像元的排列方式可分为线阵和面阵,按成像维度可为二维(2D)和三维(3D)等。本文将针对这四类分法,研究和讨论工业相机的基本原理及技术发展
本次研讨会将为所有医疗设备的架构师和设计人员介绍一种可适用于所有工业自动化,以及其他高可靠性应用的功能安全策略和网络安全方法,同时还将介绍赛灵思的方案是如何应用于基于风险管理的意料设备设计流程中的,从而帮助客户创建更稳健的设计,加快上市时间
Alveo™ U50 加速卡今天终于可以与大家见面了。Alveo U50 加速卡是业界首款可以支持第四代PCIe ( PCIe Gen 4) 的轻量级自适应计算加速卡, 专门为扩容各种不同关键计算、网络和存储工作负载而特别设计,而且所有的加速都在同一个可重配置 FPGA 平台之上实现
从前面几个UDP的程序实例中我们可以体会到pbuf的重要性,对pbuf的灵活操作也是完成程序功能和提高代码效率的关键。本篇总结lwip的pbuf.c中的常用函数并给出示例程序,其中部分函数和string.h文件中提供的传统内存操作函数功能相同
赛灵思 Alveo™ U50 数据中心加速器卡为金融计算、机器学习、计算存储以及数据搜索和分析领域的工作负载提供优化加速功能。U50 基于赛灵思 UltraScale+™ 架构,采用高效的 75 瓦封装,外形小巧,U50 包括 带宽为 460GB/s 的 HBM2,100GbE 网络和 PCI Express 4.0,专为部署在任意服务器上而打造
今天赛灵思再宣布推出 Alveo™ U50,进一步扩展 其Alveo 数据中心加速器卡产品组合。Alveo U50 卡是业界首款可以支持第四代PCIe ( PCIe Gen 4) 的轻量级自适应计算加速卡, 特别为单个可重配置的 FPGA 平台就能大幅加速各种不同的关键计算、网络和存储工作负载而设计
本指南介绍Xilinx Zynq UltraScale+RFSoC特性套件的组件,功能和操作。
这篇文章介绍一种不同于针对压缩单个权重的方法:多个权重数据组合为向量,将向量视为一个整体,映射到其他向量空间,完成压缩。作者在resnet-50上做了实验,将100MB权重压缩到了5MB(实现了20倍压缩比例),同时在imageNet上测试的top-1精度保持的很好(76.1%)