时效性网络（TSN）让工业控制如虎添翼
judy 在 周三, 09/18/2024 - 09:56 提交
随着IEEE 802.1 Ethernet标准的发展，时效性网络的出现终于解决了这个问题。除了具有标准以太网的优点外，TSN还可以通过非常低的延迟和抖动来实现确定性
All node
FCCM 2016关于FPGA的预测，有哪些已经被验证了？
judy 在 周三, 09/18/2024 - 09:37 提交
市场份额迅速增至30%！AMD将继续专注于数据中心基础设施
judy 在 周三, 09/18/2024 - 09:25 提交
数据显示，作为一家数据中心基础设施提供商，AMD的市场份额在短短几年内从个位数增至30%左右。
上新了！Certus-NX持续挑战功耗性能极限
judy 在 周六, 09/14/2024 - 15:30 提交
Certus-NX系列FPGA是Lattice在2020年基于Nexus平台开发出的第二款FPGA产品，主要面向广泛的通信、计算、工业和汽车应用。
基于FPGA的数字信号处理（5）--RTL运算的溢出与保护
judy 在 周六, 09/14/2024 - 15:02 提交
为了使运算结果不错误溢出从而导致功能错误，我们应该对运算结果的位宽进行合理的扩展，使其在不浪费资源的情况下保证运算结果的正确性
智多晶迭代式时序优化
judy 在 周六, 09/14/2024 - 09:53 提交
智多晶的EDA工具HQfpga软件对于资源占比较高且时序难以跑出收敛的工程，可以使用循环迭代式(loop/iterative)进行时序驱动优化(tdo–timing driven optimization)
【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-04 IP层程序设计
judy 在 周六, 09/14/2024 - 09:21 提交
ICMP层数据和UDP层数据都要经过IP层打包或者解包，IP层主要功能为判断数据报文类型，进行IP首部校验，添加包头或者过滤包头，处理ICMP请求。
U50的Vivado flow 设置
judy 在 周五, 09/13/2024 - 10:29 提交
Alveo板卡使用有两种流程，Vitis flow和Vivado flow。比较常见的是Vitis flow，运行在固定的platform（官方提供的平台）上面
APB3接口应用-v1
judy 在 周五, 09/13/2024 - 09:47 提交
APB3是一个低功耗低成本接口。所有信号在时钟上升沿传输，每次传输需要两个时钟周期。
基于FPGA的数字信号处理（4）--如何确定Verilog表达式的位宽
judy 在 周五, 09/13/2024 - 09:23 提交
很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽