Xilinx软硬IP双管齐下解决音视频处理痛点
demi 在 周三, 09/04/2019 - 14:02 提交
随着5G开启万物互联的崭新纪元，用户、流量、应用场景不断扩张，视频服务不仅会深入渗透全产业领域，也将为各行各业的产品应用增值赋能。不断提升的存储、传输与计算资源，从分辨率、码率、色彩与传输稳定性上全方面、多维度提质升级，并为企业与消费者带来前所未有的商业价值与视觉体验。
All node
如何利用 Xilinx FPGA 给广告推荐算法做硬件加速？
demi 在 周三, 09/04/2019 - 13:48 提交
在这篇文章里你可以了解到广告推荐算法Wide and deep模型的相关知识和搭建方法，还能了解到模型优化和评估的方式。我还为你准备了将模型部署到赛灵思 FPGA上做硬件加速的方法，希望对你有帮助。阅读这篇文章你可能需要20分钟的时间。
ZYNQ中断体系
demi 在 周三, 09/04/2019 - 10:40 提交
异常中断发生时，程序计数器PC所指的位置不同，异常中断就不同。中断结束后，中断不同，返回地址也不同。但是，对于系统复位中断，不需要返回，因为整个应用系统就是从复位中断中开始的。
想投资获得超额回报？你需要拥有一个“阿尔法”
demi 在 周三, 09/04/2019 - 10:18 提交
所谓“阿尔法”，在当代金融领域代表的最普遍的意思就是超额回报。衡量一个基金经理的表现，如果其操作所带来的回报超过了指数基金 ETF，那么可以说该经理有“阿尔法”，如果没有超过 ETF，那还不如我们自己操作呢......本视频将通过 SumUp 公司所推出的 Nucleus 平台的实例演示，用 3 个简单的步骤，即可帮助您轻松生成高价值的投资主题参考。
【vivado约束学习四】跨时钟域路径分析
demi 在 周三, 09/04/2019 - 09:34 提交
若要查看跨时钟域路径分析报告，可选择以下内容之一来查看：A, Reports > Timing > Report Clock Interaction；B, Flow Navigator > Synthesis > Report Clock Interaction......
龙芯杯CPU设计竞赛与ZYNQ设计流程介绍
demi 在 周二, 09/03/2019 - 16:14 提交
随着开源的MCU源代码越来越多，也逐渐的影响着嵌入式系统开发的思路，出现了两种以前不常见的设计思路。第一，原本需要购买一颗MCU芯片的设计，现在直接考虑购买一颗带有MCU硬核的FPGA（如ZYNQ系列FPGA）替代，既有MCU的功能，又有接口可编程的能力，更加的灵活......
三重大礼庆中秋 —— 挑战边缘计算加速，Ultra96 开发板免费拿！活动宣讲会
demi 在 周二, 09/03/2019 - 13:46 提交
时令中秋，举国欢庆！别人送大闸蟹，我们送开发板！！
Xilinx AI 方案与资源更新一览（一）
demi 在 周二, 09/03/2019 - 11:29 提交
Xilinx AI 方案与资源更新一览：DNNDK v3.1 的新增功能；ML Suite Update1.5 新增功能；AI SDK2.0 新增功能；DPU 参考设计 v3.0；赛灵思推出 AI Model ZOO；AI 优化器 V1.0 现已发布......
视频直播大潮下的FPGA生意经
demi 在 周二, 09/03/2019 - 10:19 提交
目前，在直播系统当中，不同技术融合之后，在市场上催生了一些新的应用，实现了百花齐放。对此，赛灵思视频与图像处理高级市场营销经理Sean Gardner先生表示，如果你的工具箱里只有一种工具，效果就不是很好，但是如果我要做一件事情，工具箱有各种各样的工具，灵活度就会更高一些。CPU、GPU和FPGA有各自的优势，所以，在各种应用当中，工具箱里的工具越多越好。
重温FPGA设计流程五：(调用DDS IP核产生正弦波)
demi 在 周二, 09/03/2019 - 09:51 提交
创建工程，DDS_test。在IP Catalog中搜索DDS，选择其中一个DDS Compiler，双击打开。