All node

【视频】 超低延迟的 KVS 让用户体验更完美

judy 在 周五, 02/22/2019 - 11:03 提交

本视频演示了 Algo-Logic 公司基于 UltraScale+ 架构实现的 KVS （Key-Value Store）为内存中的对象存储提供创纪录的低延迟和高吞吐性能，实现传感器融合，实时分析和扩展机器学习

Xilinx 7系列FPGA XADC的使用

judy 在 周五, 02/22/2019 - 10:56 提交

Xilinx 7系列FPGA全系内置了一个ADC，称呼为XADC。这个XADC，内部是两个1mbps的ADC，可以采集模拟信号转为数字信号送给FPGA内部使用。XADC内部可以直接获取芯片结温和FPGA的若干供电电压（7系列不包括VCCO），用于监控FPGA内部状况

使用高速NOR闪存配置FPGA

judy 在 周五, 02/22/2019 - 09:23 提交

NOR闪存已作为FPGA（现场可编程门列阵）的配置器件被广泛部署。其为FPGA带来的低延迟和高数据吞吐量特性使得FPGA在工业、通信和汽车ADAS（高级驾驶辅助系统）等应用中得到广泛采用。汽车场景中摄像头系统的快速启动时间要求就是很好的一个例子——车辆启动后后视图像在仪表板显示屏上的显示速度是最为突出的设计挑战

Xilinx扩展革命性Zynq UltraScale+RFSoC系列,为6GHz以下频段提供支持

judy 在 周四, 02/21/2019 - 14:38 提交

赛灵思公司今天宣布其屡获殊荣的Zynq® UltraScale+™ 射频（RF）片上系统（SoC）产品系列再添新品，具有更高射频（RF）性能及更强可扩展能力。新一代器件建立在 Zynq UltraScale + RFSoC 基础产品系列在多个市场的成功之上，可支持6GHz 以下所有频段，从而满足新一代 5G 部署的关键需求

Vivado使用技巧（26）：HDL编写技巧

judy 在 周四, 02/21/2019 - 14:21 提交

在Vivado中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言有三种

【视频】XDF Frankfurt 2018 主题演讲：Ericsson 5G NR 合作

judy 在 周四, 02/21/2019 - 10:02 提交

爱立信无线电系统管理负责人 Hannes Medelius 介绍了设计下一代 5G 无线电的挑战以及使用 Xilinx 自适应平台的优势。

Xilinx MIG 控制器使用详解（一）

judy 在 周四, 02/21/2019 - 09:59 提交

想要自己学习MIG控制器已经很久了，刚开始学习的时候也是在网上到处搜索MIG控制器的资料，深知学习过程的不容易。因此本系列的教程一定会详细的写出关于MIG控制器的相关知识，方便大家一起学习。有问题的朋友可以在下方留言，一起学习和讨论。

【XDF下载资料】基因组数据的 FPGA 超级计算系统

judy 在 周四, 02/21/2019 - 09:37 提交

江苏微锐超算科技有限公司 技术副总权建校分享面向基因组数据的FPGA超算

Xilinx午后加油站精选

daniel 在 周四, 02/21/2019 - 09:12 提交
序号内容

FPGA实践教程（一）用HLS将c程序生成IPcore

judy 在 周三, 02/20/2019 - 15:05 提交

本文档重点探讨vivado HLS软件的使用，描述如何将相应的c程序用HLS转换为硬件可以实现的IPcore。