FPGA中Bank和Clock Region之前有什么关系？
judy 在 周一, 05/15/2023 - 10:06 提交
FPGA中的Bank和Clock Region有什么关系？这应该是很多FPGA工程师都很困惑或者没有认真相关的一个问题
judy的博客
FPGA中如何设计一个小cache（二）
judy 在 周五, 05/12/2023 - 07:52 提交
本文重点介绍cache在FPGA中的实现方案
寻找开源100G NIC Corundum中的隐藏BUG
judy 在 周三, 05/10/2023 - 14:56 提交
Corundum是一个基于FPGA的开源NIC原型平台，用于高达100Gbps及更高的网络接口开发
从FPGA说起的深度学习（十）
judy 在 周三, 05/10/2023 - 09:37 提交
本文将描述在推断更大的网络时如何解决计算复杂性增加的问题的常用策略
两种软件无线电的硬件架构，高低成本！
judy 在 周二, 05/09/2023 - 14:47 提交
对于世界各地的许多人、企业和组织来说，无线电通信是日常生活的重要组成部分
vcs+verdi仿真Verilog代码
judy 在 周一, 05/08/2023 - 14:33 提交
我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形
FPGA上的视觉 SLAM
judy 在 周一, 05/08/2023 - 10:19 提交
在FPGA开发板上实现基于立体视觉的 SLAM。
从FPGA说起的深度学习（九）- 优化最终章
judy 在 周六, 05/06/2023 - 09:26 提交
在本教程中，旨在加深对深度学习和 FPGA 的理解
异步fifo为什么读空了？
judy 在 周五, 05/05/2023 - 09:23 提交
在一个跨异步时钟的设计中，数据需要从A时钟域同步到B时钟域
验证必备：AMBA4 SystemVerilog Asseration
judy 在 周四, 05/04/2023 - 09:54 提交
今天给大家推荐下ARM自家所推出的BP063 AMBA4 SVA组件