跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
Vitis AI学习笔记(1)：Vitis AI 开发工具包概述
Vitis AI开发环境由Vitis AI开发套件组成，用于在Xilinx硬件平台（包括边缘设备和Alveo加速卡）上进行AI推理。 它由优化的IP内核，工具，库，模型和示例设计组成
2020-04-15 |
Vitis
,
AI技术
Xilinx公司的JESD204 IP核寄存器介绍
上篇介绍了JESD204IP核的端口，本篇具体介绍使用该核时所需的全部寄存器，本篇同样比较枯燥，但JESD204IP核的寄存器读写却在实际使用时非常重要，本人在开发过程中来来回回折腾寄存器好多次，就是由于没有正确的理解并配置它，浪费了许多宝贵的时间
2020-04-15 |
JESD204
,
寄存器
以太网遵循的IEEE 802.3 标准
无论用哪种呢方式实现网口通信，都离不开相关的标准协议，以太网主要遵循的协议是IEEE 802.3 标准，下面简单介绍下这个标准
2020-04-15 |
以太网
,
IEEE 802.3
Ultra96基础学习篇（4）——PetaLinux安装
后面需要用到PetaLinux去生成BOOT.bin，根据ug1144-petalinux-tools-reference-guide搭建环境并安装PetaLinux。我装的是2018.2，下载的是petalinux-v2018.2-final-installer.run。
2020-04-14 |
Ultra96
,
Petalinux
Petalinux2019.1详细安装
首先安装虚拟机，VMware。安装UBUNTU，ubuntu-18.04.1-desktop-amd64.iso，版本必须是这个，和petalinux-v2019.1-final-installer.run版本对应。
2020-04-14 |
Petalinux2019.1
PYNQ-Z2快速上手教程
在开始之前，你需要准备好如下物品： PYNQ-Z2开发板 装有最新版本Chrome浏览器的PC机 一根百兆/千兆网线 一根Micro USB线 至少8GB大小的Micro SD卡和读卡器 下载安装putty串口软件
2020-04-10 |
PYNQ-Z2
【超实用】一分钟学会如何用最小存储空间保存Vivado工程！
在平常调试FPGA的过程中，大家会发现Vivado工程动辄数百兆大小，甚至几个G都很常见。如果调试的版本过多，就连几个T的硬盘也不够用。怎么办呢？其实，Vivado自带了一种使用tcl命令保存vivado工程为.tcl脚本的存储方法，几百兆的工程只需要几百K的大小就可以保存了。
2020-04-08 |
Vivado
Ultra96基础学习篇（3）——Ultra96教程
学习Ultra96，在http://zedboard.org/support/design/24166/156可以下载Ultra96的相关教程，入门教程有Tutorials 01 to 04。可以根据其来熟悉开发板。
2020-04-08 |
Ultra96
JESD204 IP核信号端口介绍
本篇主要参考其官方文档介绍JESD204IP核的端口信号含义，其实该篇本人写起来挺无聊的，大家读起来应该也很枯燥，但开发JESD204时每个端口信号的含义和使用规则必须了然于胸，所以不得不仔细解释一些端口信号，以后忘记了就当中文手册查看吧~
2020-04-07 |
JESD204
【实测】网络中可以传小于64字节的数据包吗？
同学们在学网络课程的时候都知道，除巨帧外，常见的以太网帧的长度范围是64字节到1518字节，并且因为最初总线型半双工的组网原因，人们制定了CSMA/CD协议，规定了以太网中最短帧为64字节。然而，互联网的发展日新月异，今天的网络早已不是当初的半双工模式
2020-04-07 |
以太网帧
,
ZedBoard
Ultra96基础学习篇（2）——Ultra96初体验
首先要下载Ultra96的开发板定义文件（Board Definition Files），https://github.com/Avnet/bdf，从GitHub上下载AVNET所有开发板文件，如下所示
2020-04-03 |
Ultra96
Xilinx Vitis学习教程：ZYNQ之lwip使用Echo server（3）
疫情期间是真爽，睡觉睡得我啥也不想干，本来也琢磨着继续更新，无奈开工就很忙，天天只想睡觉，自从爽了一个月，我就只想睡觉，看来我要买点亚麻籽油提提神了，碰巧最近有网友问他的双核没法正常工作，我试了下，是可以的，但是这当中也遇到点bug，好吧，开始干活吧
2020-04-03 |
Zynq
,
Vitis
Ultra96基础学习篇（1）——Ultra96开发板及资料获取
Ultra96板子是AVNET开发的，看价格也是比较便宜的。是基于Xilinx Zynq UltraScale+ MPSOC系列的芯片，具体使用的是：Xilinx Zynq UltraScale+ MPSoC ZU3EG SBVA484。板子本身比较比较小，外设模块也很少，其主要特点及开发板框架如下所示
2020-04-02 |
Ultra96
HLS调用Vitis库
Vitis视觉库可用于构建Vivado®HLS中的应用程序。本节详细介绍如何将Vitis vision库组件集成到Vivado HLS 2019.2的设计中。本节提供了有关如何通过Vivado HLS 2019.2 use flow运行单个库组件的步骤，其中包括C仿真、C合成、C/RTL联合仿真以及将RTL作为IP导出
2020-04-02 |
HLS
,
Vitis
PYNQ-Z2初上手——启动PYNQ系统
PYNQ是利用Python语言对ZYNQ进行开发的项目。PYNQ从SD卡中启动，从镜像文件中加载系统程序，通过网口连接到浏览器上的Jupyter Notebook，在上面进行Python开发。ZYNQ包括一个双核ARM Cortex-A9处理器和一个FPGA，即处理器系统(PS)和可编程逻辑(PL)，主要通过AXI接口连接。
2020-04-01 |
PYNQ
,
PYNQ-Z2
‹‹
117 中的第 97
››
