FPGA 开发圈 | FPGA 社区

Vitis2020.1 开发流程

wyh102 在周四, 01/11/2024 - 09:11 提交

最近工作用petalinux编译出的镜像无法满足当下工作的需要，故想着换一条思路用Vitis进行裸机开发

judy 在周三, 01/10/2024 - 15:40 提交

上一篇博客中我们导出了platform的设计工程XXX.xsa

judy 在周三, 01/10/2024 - 14:32 提交

本章节主要学习了两种方法添加ILA以及ILA IP、VIO IP等调试工具的使用方法。

judy 在周三, 01/10/2024 - 10:53 提交

在人工智能革命的推动下，将开发出创新的服务器半导体，以提高计算能力和带宽，同时保持低能耗

judy 在周三, 01/10/2024 - 09:39 提交

本文用Matlab仿真一个简单的线性调频信号，参数设置如下：

judy 在周二, 01/09/2024 - 17:23 提交

在这篇博客中，我们将为 KR260 Vitis 加速平台创建硬件设计

judy 在周二, 01/09/2024 - 17:11 提交

一般安装vitis(vivado)的过程中勾选了安装jtag cable驱动就会默认安装好jtag驱动

judy 在周二, 01/09/2024 - 09:36 提交

本文将言简意赅的，帮助大家掌握VGA时序的要点，快速掌握和上手。

judy 在周一, 01/08/2024 - 17:05 提交

不同的Vivado版本支持使用的Modesim版本不同，具体可查看Xilinx提供的文档UG973

judy 在周一, 01/08/2024 - 14:14 提交

AMD发布了两款旨在提升汽车领域用户体验的新产品，为数字驾驶舱带来了全新的解决方案

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。