一个思路： 缩短MultiBoot流程中的回跳 (Fallback) 时间
judy 在 周三, 11/16/2022 - 16:55 提交
MultiBoot是FPGA远程更新配置文件时一种非常普遍的应用
使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法
judy 在 周三, 11/16/2022 - 11:36 提交
本文介绍使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法
双MIPI摄像头图像系统设计
judy 在 周三, 11/16/2022 - 09:37 提交
本项目主要使用 Digilent PCAM 扩展板。PCAM 扩展板为最多四个 PCAMS 提供接口
Xilinx FPGA资源解析与使用系列——Transceiver（七）关键时钟梳理之TXUSRCLK、TXUSRCLK2、RXUSRCLK、RXUSRCLK2
judy 在 周三, 11/16/2022 - 09:11 提交
前面我们理解了TXOUTCLK和RXOUTCLK的源头
用于 LiDAR 的 Zynq UltraScale+ MPSoC 系统级模块
judy 在 周二, 11/15/2022 - 16:18 提交
Zynq UltraScale+ MPSoC 器件实现了基于 SoC 的自适应产品设计，这给 LiDAR 应用实现带来了非常大的前景
BRAM和DRAM的区别
judy 在 周二, 11/15/2022 - 16:12 提交
Xilinx的FPGA开发板可以直接调用RAM，其中包括了BRAM和DRAM。
详解AMD Genoa
judy 在 周二, 11/15/2022 - 14:55 提交
AMD 正在推出越来越多的 CPU 变体。虽然 CPU 用于通用工作负载，但针对各种终端市场的定制正在增加
资深工程师分享FPGA设计的10点小知识
judy 在 周二, 11/15/2022 - 09:39 提交
在本文中，您将了解最常见问题的来源及其解决方案，以及如何将这些思想应用到您的设计中
Xilinx FPGA资源解析与使用系列——Transceiver（六）关键时钟梳理之TXOUTCLK和RXOUTCLK
judy 在 周一, 11/14/2022 - 15:50 提交
本文缕缕时钟到底是哪来的，以及要起什么作用
双fifo流水线实现3x1024数组数据按列相加
judy 在 周一, 11/14/2022 - 15:28 提交
双fifo流水线实现3x1024数组数据按列相加