亚科鸿禹新一代融合仿真验证系统VeriTiger®-OV19P惊艳亮相
judy 在 周三, 12/28/2022 - 09:12 提交
VeriTiger®-OV19P单系统提供 8颗灵活配置的Xilinx XCVU19P FPGA，提供100多种配套子卡资源
一文了解阻塞赋值与非阻塞赋值
judy 在 周二, 12/27/2022 - 15:46 提交
今天给大家普及一下阻塞赋值和非阻塞赋值的相关知识
数字通信中为什么需要时钟线
judy 在 周二, 12/27/2022 - 15:13 提交
时钟线能持续不断将逻辑级别脉冲至高位和低位，每次脉冲之间持续时间“tb”以脉冲宽度来表示
FPGA知识汇集-源同步时序系统
judy 在 周二, 12/27/2022 - 10:06 提交
针对普通时钟系统存在着限制时钟频率的弊端，人们设计了一种新的时序系统，称之为源同步时序系统
Xilinx 7系列FPGA收发器架构之接收器（RX）（十）
judy 在 周二, 12/27/2022 - 09:34 提交
本节开始我们介绍7系列FPGA收发器接收部分结构
RFSoC应用笔记 - RF数据转换器（7）：RFSoC关键配置之RF-DAC内部解析（一）
judy 在 周一, 12/26/2022 - 14:44 提交
本文参考官方手册，主要对RF-DAC 模拟输出进行介绍。
AI引擎及其应用 (v1.2)
judy 在 周一, 12/26/2022 - 11:43 提交
本白皮书介绍了人工智能引擎及其应用。
K26 SOM从emmc启动linux——2
judy 在 周一, 12/26/2022 - 10:09 提交
在K26 SOM从emmc启动linux文章中，使用EMMC启动后，出现下图打印
时序逻辑和组合逻辑的区别和使用
judy 在 周一, 12/26/2022 - 09:29 提交
今天让我跟一起来学习一下两种逻辑的区别以及使用环境。
利用 Design Gateway 的 IP Core 加速 Xilinx VCK190 评估套件上的 AI 应用
judy 在 周五, 12/23/2022 - 16:41 提交
Xilinx 的 Versal AI Core 系列器件旨在解决有关 AI 推理的最大而独特的难题