异步 FIFO 设计
judy 在 周五, 11/11/2022 - 09:50 提交
本文讨论了一种 FIFO 设计风格以及在进行异步 FIFO 设计时必须考虑的重要细节
一个软复位引发的问题
judy 在 周五, 11/11/2022 - 09:27 提交
这里介绍一个曾经遇到的案例:软复位处理不当导致寄存器通路挂死的问题
Zynq UltraScale+ MPSoC上的单芯片FIPS 140-3
judy 在 周四, 11/10/2022 - 11:51 提交
本文详细介绍了一种实现FIPS 140-3认证的SEE的方法。
Vivado关联第三方编辑器-Vscode（包括解决打开Vscode卡死的问题）
judy 在 周四, 11/10/2022 - 10:09 提交
本文将介绍如何在Vivado中将代码编辑器绑定为第三方编辑器——Vscode
RAM的coe文件与简单DDS实现
francis zhang 在 周四, 11/10/2022 - 09:47 提交
通过MATLAB生成一个COE文件，文件内容为一个周期的正弦波与余弦波
Xilinx FPGA资源解析与使用系列——Transceiver（五）复位理解RXlane
judy 在 周四, 11/10/2022 - 09:19 提交
同TX链路一样，RX的复位模式也是包含两种操作，这部分设置都一样
AMD推出AU7P FPGA和ZU3T自适应SoC
judy 在 周三, 11/09/2022 - 17:23 提交
全新 AU7P 和 ZU3T 器件基于 16nm FinFET 工艺，适用于低功耗、高每瓦性能的小型应用。
基于Vitis-AI的yolov5目标检测模型在ZCU102开发板上的部署过程分享
judy 在 周三, 11/09/2022 - 17:13 提交
本篇博客记录移植yolov5模型的整个过程
基于Vitis-AI的车牌识别系统
judy 在 周三, 11/09/2022 - 10:21 提交
Vitis-AI提供了大量的预构建模型。这个项目描述了如何利用这些模型来实现车牌识别。
AMD Xilinx 亮相 2022 中国国际通信博览会
judy 在 周三, 11/09/2022 - 10:01 提交
AMD Xilinx 将携手合作伙伴向广大观众展示涵盖 Radio, DU, CU 以及服务器加速卡等众多产品和方案