如何在设计中例化和使用多个BSCANE2模块

本文对如何在一个工程里例化和使用多个BSCANE2模块做一个简单说明

基于去序列化过采样数据的时钟和数据恢复单元

本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础,将数据速率下限扩展到0 Mb/s。

Vitis™ AI 开发环境自定义 OP

本视频主要展示如何使用 AMD Xilinx Vitis AI 自定义 OP 流程执行用户定义 AI 模型。

FPGA项目开发之AXI Stream FIFO IP

Xilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP,这篇文章主要通过实例来讲解这两个IP的使用方法。

[工程师分享]在PetaLinux工程中导出所有关键模块代码

PetaLinux工程会自动下载代码并编译。很多时候,工程师需要修改代码,加入调试信息

科技赋能高能效数字化转型,AMD再度亮相2022进博会

全面分享和展示了包括第三代AMD EPYC(霄龙)处理器,AMD Instinct MI100、MI210加速器

AMD公布2022年第三季度财报

数据中心、游戏和嵌入式业务同比均大幅增长,客户端收入低于预期,现金和经营现金流同比增长

ChipScoPy 演示 – PL 结构调试示例

演示:使用 Jupyter Notebook 运行结构调试示例。

zynq开发中的设备树

今天把设备树相关的知识点总结一下,希望以后遇到设备树时,能够自如应对。

Versal GTY 仿真:初始化、复位和速率变更

本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。