Mipsology与E-Elements签署亚太设计合作协议 基于FPGA的神经网络推理加速

judy 在 周五, 04/16/2021 - 11:02 提交

AI 软件创新者Mipsology今天宣布与FPGA服务培训、设计和技术服务供应商E-Elements达成设计合作伙伴关系。E-Elements将Xilinx solutions与Mipsology公司的Zebra AI 推理加速器结合在一起，为亚洲医疗、机器人和自动交通行业设计产品与服务。

【Vitis指南】Xilinx Vitis 系列（四）

judy 在 周五, 04/16/2021 - 10:12 提交

今天带来第四篇，介绍使用Vitis IDE，包括Vitis命令选项和创建Vitis IDE项目。Vitis命令将使用您定义的选项启动Vitis IDE。它提供用于指定工作区的选项以及项目的选项。以下各节描述了Vitis命令的选项。

Xilinx的分布式RAM和块RAM——单口、双口、简单双口、真双口的区别

judy 在 周五, 04/16/2021 - 09:40 提交

单口 RAM（Single RAM）、双口 RAM（Dual RAM）、简单双口 RAM（Simple-Dual RAM）、真双口 RAM（True-Dual RAM）有什么不同？对于 分布式 RAM，支持简单双口 RAM 和双口 RAM，不能配置成真双口 RAM。

开发者分享 | Vitis-AI 1.3/TensorFlow2 环境下使用自定义 CNN 模型进行 Mnist 分类

judy 在 周四, 04/15/2021 - 14:12 提交

本示例工程中我们会在 TensorFlow2 下使用 Keras API 创建一个自定义 CNN 网络，在 Vitis-AI 1.3 环境下编译成 Xilinx DPU 上运行的模型文件，并在 Xilinx zynqMP 上部署运行。该示例工程应在 Vitis-AI1.3 Docker，vitis-ai-tensorflow2conda 环境中运行。

【Vitis指南】Xilinx Vitis 系列（三）

judy 在 周三, 04/14/2021 - 10:32 提交

今天带来第三篇，介绍使用Vitis分析仪。Vitis分析仪是一种实用工具，允许查看和分析，同时建立并运行应用程序生成的报告。旨在查看由构建应用程序时的Vitis编译器和运行应用程序时的Xilinx®Runtime（XRT）库生成的报告。

设计收敛技巧：正确使用功耗估算

judy 在 周三, 04/14/2021 - 09:32 提交

4月23日，Xilinx Adapt China：Vivado专场的第二天，赛灵思 Vivado专家团将带来连续三场的“设计收敛”技巧分享。从如何提高QoR（结果质量）的方法技巧、解决接受的时序问题工具，到功耗约束的最佳实践，诚意满满，技术干货一应俱全。

【Vivado Design Suite用户指南】：使用约束（v2020.2）

judy 在 周一, 04/12/2021 - 16:03 提交

本文描述在Vivado®工具中使用Xilinx®设计约束（XDC）。XDC结合了行业标准的Synopsys设计约束（SDC）和Xilinx专有约束。创建XDC来定义时钟，I / O延迟和时序异常（如错误和多周期路径以及最小/最大延迟）的详细信息。

【视频】AI 在汽车中的应用市场现状与前景分析

judy 在 周五, 04/09/2021 - 10:39 提交

本视频介绍使用人工智能的计算和汽车的市场范围。讨论汽车行业的处理器市场从离散标量处理器到大规模异构平台的发展。深入探讨高级辅助驾驶和自动驾驶之间的区别，并作出一个预测。

【Vivado Design Suite用户指南】：使用Vivado IDE（v2020.2）

judy 在 周五, 04/09/2021 - 10:09 提交

本文介绍 Vivado® 集成设计环境 (IDE)，它提供了直观的图形用户界面 (GUI)，用于可视化和与 FPGA 设计交互。描述了Vivado IDE如何帮助您配置工具选项、分析和完善时序，以及设计平面图以改进结果。

【Vitis指南】：Xilinx Vitis 系列（一）

judy 在 周五, 04/09/2021 - 09:43 提交

今天带来第一篇，介绍Vitis 2019.2软件平台发行说明、安装以及Vitis加速环境简介。