【白皮书下载】具有小浮点的高性能神经网络 (v1.0)

本白皮书介绍了一种7位小浮点(SFP)数字表示法,可以实现深度神经网络模型,其精度与INT8相同,但ResNet-50的性能高出60%。

【问答】Versal ACAP、APU - ELR 错误报告序列中加密指令之间的中断

在 aarch32 模式下,如果执行的代码包含下面的加密指令序列,并且在执行第一条加密指令后立即断言并中断,ELR 会被记录为返回地址,产生的错误可能会导致数据损坏

【视频】自适应计算:加速世界

变革性的高性能应用设计似乎令人望而却步,但凭借自适应计算,您可优化硬件以实现更高的效率,并以超出预期的速度将创新成果推向市场。本视频将为您揭晓...

【白皮书下载】边缘 ACAP 与 Versal AI Edge 系列 (v1.0)

本白皮书介绍了Versal™ ACAP产品组合中的AI Edge系列,这是一种特定领域的架构(DSA),可满足在7纳米硅工艺中实现的系统的苛刻要求。

Xilinx Virtex UltraScale+ HBM VU37P 电源和时序

Virtex® UltraScale+™ HBM 是 Xilinx 最新的 FPGA 系列之一。该系列适用于计算、存储和网络领域的高性能应用。该系列产品具有 Xilinx 产品中最高的片上存储密度,片上集成内存总容量高达 500 MB,高带宽内存 (HBM) 容量达 16 GB。此外,还支持 32.75 Gb/s 的 PCIe® Gen4 和收发器。

【工程师分享】MicroBlaze大内部存储器(AXI BRAM)设计

MicroBlaze可以使用AXI BRAM存放数据和指令。有些客户软件很大,需要把AXI BRAM的空间做到最大。AXI BRAM底层是Block RAM或者Ultra RAM。器件的Block RAM或者Ultra RAM个数,决定了AXI BRAM的大小。

【视频】NPUsearch 网络取证设备

Lewis Rhodes Labs NPUsearch 网络取证设备 - 将搜索时间从数小时缩短至数分钟

开发者分享 | 如何在Vitis加速设计中为Kernel创建面积约束

Alveo系列开发板上的平台其实是一个DFX设计的静态部分,在Vitis 统一软件平台中使用Alveo系列开发板设计加速Kernel, 最终这些Kernel的逻辑会在分布在DFX设计的动态区域。本篇将介绍如何为Kernel的逻辑做floorplan(画Pblock),人为控制Kernel逻辑的布局。

【白皮书下载】Kria K26 SOM:边缘视觉 AI 的理想平台

Kria K26 SOM 旨在帮助数百万开发人员在其首选设计环境中使用开箱即用的低成本开发套件更快地部署他们的智能视觉应用程序。

Xilinx Zynq Ultrascale+ MPSoC 电源和时序

Zynq® UltraScale+™ MPSoC 是 Xilinx 最新的 SoC 片上系统系列之一。这些器件将实时控制与软硬引擎相结合,为图形、视频、波形和数据包处理提供了 64 位处理器可扩展性。三款不同型号均基于常用的实时处理器和可编程逻辑平台