超星未来与赛灵思达成战略合作，加速车规级智能驾驶感控平台方案落地
demi 在 周日, 01/19/2020 - 09:23 提交
1 月 16 日，智能驾驶初创企业北京超星未来科技有限公司宣布与自适应和智能计算的全球领先企业赛灵思公司达成战略合作。双方将共同探索如何通过基于 FPGA、ACAP 芯片平台的AI技术推动智能驾驶发展，在全球范围内加速车规级安全、可靠的智能驾驶感控平台解决方案在主机厂及一级供应商中的应用落地。
UART串口通信协议概述
demi 在 周五, 01/17/2020 - 17:30 提交
UART是一种通用串行数据总线，用于异步通信。UART能实现双向通信，在嵌入式设计中，常用于主机与辅助设备通信。UART包括RS232、RS449、RS423等接口标准规范和总线标准规范，即UART是异步串行通信口的总称。
【下载】Zynq UltraScale+ MPSoC 数据手册: DC 和 AC 开关特性
demi 在 周五, 01/17/2020 - 14:09 提交
赛灵思 Zynq® UltraScale+™ MPSoC 支持 -3、-2 和 -1 速度等级，其中，-3E 器件性能最高。-2LE 和 -1LI 器件可以 0.85V 或 0.72V 的VCCINT 电压工作，专为实现更低的最大静态功耗而设计。使用以 VCCINT = 0.85V 工作的 -2LE 和 -1LI 器件时，L 器件的速度规格与 -2I 或-1I 速度等级相同。
【视频】XDF 2019演讲回放 | XRT-加速运行时
demi 在 周五, 01/17/2020 - 12:42 提交
归根结底，所有加速运行时都从根本上执行三个相关任务：内存分配，内存迁移和计算顺序。 在那把伞下隐藏了很多功能！ 在本节中，我们将深入研究Xilinx运行时，以研究硬件加速的“软方面”的细微差别和表达能力。
视频系列 35 - 糟糕！我的视频设计无法运行！这可如何是好？
demi 在 周五, 01/17/2020 - 09:46 提交
本篇博文并非技术类文章，但无疑是专为技术人员撰写的。完成几个项目之后，您心知肚明这些项目能够一蹴而就或多或少都掺杂些运气成分。您可能会遇到人为错误、事先未曾预料到的困难、甚至是超出您控制的问题（比如，源端 (source) 或接收端 (sink) 设备的问题）。
大家一致避免使用的锁存器为什么依然存在于FPGA中？我们对锁存器有什么误解？
demi 在 周四, 01/16/2020 - 12:42 提交
在FPGA的设计中，避免使用锁存器是几乎所有FPGA工程师的共识，Xilinx和Altera也在手册中提示大家要慎用锁存器，除非你明确知道你确实需要一个latch来解决问题。而且目前网上大多数文章都对锁存器有个误解，我们后面会详细说明。
Xilinx ISV 看台 | 锐文科技：用 Open vSwitch 解放 CPU
demi 在 周四, 01/16/2020 - 11:09 提交
锐文科技 CTO闫燕：由于带宽的提升，比如升到25G，甚至100G 的情况时，普通的CPU是没有办法满足网络上的业务的，它需要绑定几个CPU核来做网络加速。而我们的方案可以节省CPU的资源，把CPU本身做的网络上的业务卸载到FPGA里来做，从而大大提升CPU的效率。
Xilinx ISV 看台 | 雪湖科技：推荐算法，让机器更懂你的心
demi 在 周四, 01/16/2020 - 10:45 提交
不知不觉之中，大家发现可能机器（手机，电脑）可能比您自己更懂您，在您浏览网页和采购商品的时候，给您推荐的往往都很契合自己某一方面的特点和需求。这个变化就是得益于后台运行着的推荐算法。正因为有了 FPGA 强大的计算能力，让这样的海量检索与分析可以让互联网内容供应商以用户毫无察觉的速度将之付诸实现。
Xilinx 北京隆重进驻新址，新十年“芯”征程全面启航
demi 在 周四, 01/16/2020 - 09:49 提交
2020年1月15日，自适应和智能计算的全球领导者赛灵思公司（纳斯达克股票代码：XLNX）在位于北京市朝阳区安定路5号院的中海国际中心新办公室，举行赛灵思北京办公室乔迁庆典，隆重庆祝公司进驻新址。
Xilinx Vitis 科研冬令营启动，产学研联手打造定制计算人才
demi 在 周三, 01/15/2020 - 17:46 提交
在数据驱动的人工智能摧枯拉朽般冲击各种应用、衍生无数奇思妙想的今天，赛灵思前沿技术研究与学术合作部门隔空召唤：“Time to Innovation, Time to Paper ” —创新的时候到了，发布学术论文的时候到了！