【视频】XDF 2019 主题演讲:灵活应变的智能 - 从射频到核

Xilinx 有线与无线事业部执行副总裁兼总经理 Liam Madden 在 XDF 2019 上发表了有关赛灵思 5G 最新技术的演讲。 作为嘉宾,Keysight Labs 的首席嵌入式系统设计师 Nathan Jachimiec 加入讨论。Nathan 致力于测试和测量设备的应用研究,引领尖端技术的发展。

zynq中一个中断程序分析

本文通过分析一个中断例程来了解zynq中断执行过程

总结五个面试中经常会遇到的FPGA基本概念

什么是Setup 和Holdup时间?什么是竞争与冒险现象?解决办法?如何解决亚稳态?说说静态、动态时序模拟的优缺点、用VERILOG写一段代码,实现消除一个glitch。

verilog的时钟分频与时钟使能

时钟使能电路是同步设计的基本电路。在很多设计中,虽然内部不同模块的处理速度不同,但由于这些时钟是同源的,可以将它们转化为单一时钟处理。

解决跨时钟域问题的三大方法

在本篇文章中,主要介绍3种跨时钟域处理的方法,这3种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的跨时钟域处理,学会这3招之后,对于FPGA相关的跨时钟域数据处理便可以手到擒来。

【下载】新兴DNN推理格局中的FPGA

FPGA可以在根据给定的神经网络拓扑结构调整计算架构方面发挥基本作用,提供使设备适应客户确切环境所需的功能。

FPGA基础设计:使用DAC的Interleaved模式

本文介绍DAC芯片的Interleaved模式的使用,或者叫交错模式。

【视频】XDF 2019 主题演讲:Vitis 统一软件平台介绍

Xilinx 数据中心业务部执行副总裁兼总经理 Salil Raje 深入谈论全新 Vitis 统一软件平台。 之后,来自 IBM 和 Micron 的嘉宾加入 Salil,共同讨论了如何在数据中心及其他领域使用 Vitis 和 Vitis AI。

【网络压缩六】深度压缩

这篇论文来自作者韩松,是一篇经典的网络压缩论文,获得了ICLR2016最佳论文。它主要结合了剪枝,量化和霍夫曼编码的方法,将卷积神经网络的权重大大的压缩了,而且用于FPGA的部署。

FPGA图像处理(1)基础功能:像素点行列坐标生成

虽然在图像数据流水线中已包含行列坐标,但是一些算法由于其本身的设计必须由行有效信号 lv 重新生成行列坐标。