敲响上市的钟声:Algo-Logic 推出基于 Xilinx 的上市前风险检查解决方案

我们很欣喜地看到合作伙伴利用我们的技术开发出业界首款解决方案,而最近最振奋人心的消息就是超低时延交易解决方案的提供商 Algo-Logic 发出的公告。在芝加哥举行的贸易展览会上,该公司推出一款全新的上市前风险检查 (PTRC) 解决方案,以验证是否符合美国证券交易委员会 (SEC) 第 15c3-5 条法规的规定

Xilinx 助力 AMD 服务器处理器,携手加速数据中心应用

自 2017 年 AMD 发布第一代 EPYC(霄龙) 7000 系列数据中心处理器以来,得到广大用户青睐和业界好评。现在全新一代 Zen2 架构,代号 “ROME” 的 7nm 服务器处理器也即将发布。6 月 20 日,上海-龙之梦万丽酒店,AMD 联手赛灵思,西部数据共同举办了 “服务器技术研讨会”,向广大用户详细介绍了AMD EPYC处理器和解决方案

MWC媒体报道:在可配置与定制化之间巧妙平衡的RFSoC

在“软件定义一切”思想的推动下,ASIC方案越来越强调可配置,虽然可配置资源不如FPGA多,但可配置度提升在日益增长。而从性能及系统应用成本优化考虑,FPGA越来越呈现出专用特质,比如RFSoC系列产品,显然为射频应用专门做了优化,其命名也更像一颗ASIC。当然,RFSoC似乎在可配置与定制化之间巧妙地找到了平衡点

直击 5G 三大痛点,Xilinx “硬实力” 闪耀上海 MWC

在 5G 芯片和商业部署领域遥遥领先的赛灵思,首次入驻上海 2019 MWC,通过现场演示、视频、论坛演讲以及展台不胜负荷之密集交流,与前往观看与交流的5G先行者们运筹帷幄,共襄盛举

加速,为啥要用FPGA?——从软件到FPGA开发

技术这个东西,如果只是用在工作岗位上的话,就是一个“搬砖”的工具,如果把它分享出来,没准还能碰撞出有意思的东西来,你们说是吧?好了,这一系列博文教程叫做“FPGA软硬件加速入门”,顾名思义,就是利用FPGA本身的特点,在软硬件进行不同的系统分工,加速系统输出的速度(主要是计算),我会尽量从入门者的角度讲解相关内容

ESIstream IP – 简化确定性数据序列化的设计

ESIstream是一个开源的串行数据接口协议,成本极低,支持多种FPGA架构的简单硬件实现,并占用最小的资源。简单来说,它是JEDEC的JESD204B子集1和2标准的开源替代方案。另外,ESIstream可为用户带来很多好处,这里将讨论其中的一些,包括低复杂度、低链接延迟和实现确定性延迟的简单方案。

MWC19 主题演讲:自适应、智能化的 5G 基站

2019年6月26-28日,2019 MWC(世界移动通信大会)在上海新国际博览中心展出。作为业界唯一提供灵活应变的 5G 通信平台的供应商,赛灵思应邀在 5G 网络论坛商做主题演讲。来自赛灵思公司的无线系统架构师,Matt Ruan(阮铭博士)与众多与会者共同分享赛灵思的自适应、智能化的 5G 趋势,以及赛灵思所提供的方案和技术

【视频】Versal ACAP:AI 引擎,推断和先进信号处理的加速引擎

体验引人瞩目的 Versal™ AI 引擎的实际表现,您将看到一系列兼具软件可编程和硬件自适应的 1GHz+ VLIW、SIMD 矢量处理内核,它具有硬化的计算单元与紧密耦合的存储器。借助 Versal AI 引擎,我们将助力您实现突破性的 AI 推断和先进的信号处理加速

赛灵思:FPGA在自动驾驶之路上的关键作用

现场可编程门阵列(FPGA)是实现这些愿景的特定计算硬件之一。为了让我们的读者更好地了解这项技术,Yole软件和计算市场与技术分析师Yohann Tschudi博士采访了赛灵思(Xilinx)高级总监Willard Tu先生,与其交流了FPGA在未来自动驾驶中的关键作用

【分享】VCU TRD 2019.1 执行devemem报告错误“devmem: mmap: Operation not permitted”

在VCU TRD 2019.1的Linux里,使用devemem读写内存,得到错误“devmem: mmap: Operation not permitted”。