每日头条

本次网络研讨会描述了两个使用 Zynq UltraScale + RFSoC 进行无线通信的设计示例。 首先，让我们回顾一下针对大规模 MIMO（64x64），100MHz LTE（ORAN 7.2 split）的设计，并解释其实现和选型性能数据。

在数据指数级增长对智能化、灵活应变的网络和数据中心解决方案提出极高要求的今天，全新 Virtex UltraScale+ VU23P FPGA 为行业提供了所需的最大吞吐量、强大的数据处理能力以及灵活性优势，使其可以适应不断演进发展的连接标准，并满足当前与未来需求

Xilinx今天宣布推出旗下新的20nm耐辐射Kintex UltraScale XQRKU060系列FPGA，该系列可望在诸多太空级应用的下一代设计中找到很好的定位。

EFuse 具备一次性可编程特性，即只要使用特定密钥将“熔丝 (FUSE)”熔断，就无法再使用任何其他密钥对其进行编程。 EFuse 广泛适用于各种量产器件，在本文中我们将为大家演示一个典型情境，即客户希望向第三方供应商提供采用 AES 编程的 FPGA 的情境

PetaLinux 是一套直接构建在 Yocto 项目顶层的定制工具，用于实现与赛灵思平台的集成。因此，在某种意义上 PetaLinux 仍属于 Yocto。但赛灵思更进一步，通过提供一套额外的工具，简化了开发流程，使新手使用起来及其方便

云计算已经成为了一种新的计算范式。对于云计算而言，虚拟化是一项必不可少的技术，通过将硬件资源虚拟化，可以实现用户之间的隔离、系统的灵活可扩展，提升安全性，使得硬件资源可被充分利用

MIPI是移动领域最主流的视频传输接口规范，没有之一，目前应用最广泛的是MIPIDPHY和MIPI CPHY两组协议簇，其中CSI-2主要用于图像接入，DSI-2主要用于图像输出。本文主要以CSI-2为例进行仔细说明，DSI-2雷同，举一反三即可。

Vivado 集成设计环境支持将通用验证方法学 (UVM) 应用于Vivado 仿真器。Vivado 提供了预编译的 UVM V1.2 库。请遵循以下步骤创建示例设计测试案例，以便在工程模式下使用 UVM。本文随附了 1 个简单示例，可供您下载解压使用。

随着人工智能和5G的兴起，数据处理对芯片的算力和带宽要求更高。为了布局未来，助力人工智能和5G，赛灵思也推出了自己的FPGA加速芯片-ACAP。ACAP是一款基于7nm工艺，集成了通用处理器（PS），FPGA（PL），math engine以及network-on-chip的革命性芯片。

本篇博文涵盖了配置设备树以将外设和第三方应用详细信息添加到 PetaLinux 工程中的基本流程。在某些情况下，设备树无法生成相关外设所需的所有必需信息，例如，以太网 PHY 信息。在此类情况下，您需要手动将此板级信息和特定开发板信息添加到设备树文件 (system-user.dtsi) 中。